摘要：布尔过程论是 1994年提出的一种高速电路设计与测试分析理论 ,是布尔代数在时域中的扩充 ,适用于 IC定时研究与分析 .但布尔过程论的实践可行性受到一些国际同行的质疑 ,该文的工作旨在解释布尔过程论的物理意义以及构成布尔过程论的实验基础 .文中采用 SPICE软件模拟电路中的电压波形 ,对一些电路例子进行模拟 ,发现模拟结果与用布尔过程论得出的结果是一致的 ,这就以实验验证了布尔过程论 .同时 。

摘要：芯片设计的日益复杂化和高速化对电路精确的定时特性提出了越来越高的要求 .电路的延时不仅与电路的拓扑结构有关 ,而且还与电路的逻辑功能及输入都有密切的关系 .采用 Boole过程论这种统一描述数字电路的逻辑行为和时变行为的代数形式作为理论基础 ,提出了波形多项式偏导的概念 ,并用之重新定义了敏化 .用偏导定义的敏化改进了解析延时模型 ,基于最长可敏化通路的延时建立了电路模块或子电路的延时矩阵模型 ,由延时矩阵模型出发提出了一种精确的电路层次化延时分析方法 .最后用实验验证了文中提出的延时分析方法的有效性 .

摘要：VHDL作为一种IEEE标准的电路硬件描述语言 ,正广泛地被电子技术人员使用。概要地介绍了布尔过程理论和VHDL标准语言 。

摘要：依照布尔过程论中有关波形的描述,研究并设计了便于逻辑模拟响应数据采集的激励输入方法,按照波形离散化的要求,控制两次激励的间隔时间,解决了响应数据间的干扰问题;通过采用加入逻辑门的方法,推迟指定跳变的发生时间,从而避免了冒险现象,同时还保留了原电路的逻辑关系。