摘要：针对传统直接序列扩频系统(DS-SS)抗干扰性能仿真方法在工程应用中难以实施及系统纯硬件实现的复杂性,提出一种基于VHDL的仿真方案。设计两种不同扩频增益系统,在扩频信号中引入表征各种干扰环境集中产生的噪声;收端采用序列相位搜索捕获法获得同步进而实现相关解扩。在两种处理增益下通过增大噪声,对各种干扰环境下系统性能进行分析。仿真结果表明,提高扩频增益可提高抗干扰性能。当扩频增益为127时,接收扩频信号中误码率为26%时系统能正确解扩;扩频增益增加3dB,即使错误码元达38%,系统仍能零误码解扩。仿真方法和结论对实际应用有一定的参考价值。

摘要：为分析扩频系统在干扰环境中的工作能力,针对纯硬件实现直接序列扩频系统(DS-SS)的复杂性,提出了一种基于CPLD的仿真方案,利用VHDL设计发端扩频和收端解扩电路,采用序列相位搜索捕获法获得同步。分别对无干扰环境、低噪声干扰和强干扰环境下系统性能进行了分析与仿真,并下载到芯片运行。仿真表明,即使干扰造成接收扩频信号中错误码元为22.9%时,系统仍能正确解扩,分析方法和结论对实际应用有一定的参考价值。