摘要：以往的异构多核嵌入式系统实时调度方法由于仅设置了系统实时调度模型的单项参数,导致系统调度时间过长。本文设计了面向任务协同的异构多核嵌入式系统实时调度方法。面向任务协同构建嵌入式系统实时调度模型,计算系统任务节点的传输情况,构建系统实时调度的数学模型,对构建的实时调度模型中的任务数据信息进行汇集,并进行自适应分析处理,以此为基础,设置实时调度模型的时间均衡控制参数和安全性系数,从而实现嵌入式系统的实时调度。通过上述设计,完成对异构多核嵌入式系统实时调度方法的设计。在仿真实验中,与以往的异构多核嵌入式系统实时调度方法相比,本文设计的面向任务协同的异构多核嵌入式系统实时调度方法的调度时间最长仅为5 s,调度时间更短。

摘要：提出一种异构多核处理器工程科学计算加速协处理器(ESCA)体系结构,此体系结构可作为协处理器对计算密集型的应用提供计算加速.基于该ESCA协处理器的混合计算系统设计并行静态图像JPEG压缩编码算法的映射与实现,并在四核ESCA处理器原型上对JPEG压缩编码算法进行了性能评测.实验结果表明:针对计算密集型的应用,所提出的ESCA处理器具有良好的计算加速效果.

摘要：H.265视频编解码通常用于超高清视频,但由于数据量大,编解码算法复杂,会导致较大的视频端到端传输时延。该文提出了一种针对4K视频流H.265编解码的低时延解决方案,采用同步机制的异构多核ARM+FPGA架构,在RAM端搭建Linux操作系统实现多任务处理和实时监控,在FPGA端实现并行加速的H.265编码格式。利用该方案对4K@60 Hz,像素格式YCbCr 4∶2∶0,颜色深度8 bits的视频进行测试。测试结果显示,端到端时延仅为29.5 ms,其中捕获时间为2 ms,编码时间为5 ms,解码时间为10 ms,显示时间为12.5 ms,传输速度提高了45.5%。通过比较分析,该方法在保证高压缩率的情况下,具有低时延传输的明显优势。

摘要：异构多核技术的发展使微处理器的性能有了较大提升,而处理器与外部存储器之间的带宽差异限制了处理器的性能发挥,“存储墙”问题日益严重。针对一种用于高密度计算的异构多核SoC系统,文中提出了一套存储设计方案。该方案通过复用一些长时间闲置的本地空闲存储资源作为二级共享缓存来增加访存带宽,减少访问外部存储频率。分布式高速共享二级缓存结合多路并行访问外部存储的层次化存储结构,缓解了系统处理数据与外部存储器间的速度差异,提高了数据的存取效率,优化了系统的性能。综合资源消耗和计算效率,文中所提设计相比普通二级缓存节约了69.36%的片上SRAM资源,相比无缓存结构提高了41.2%的加速比,整体任务计算时间平均减少了约40.6%。

摘要：随着处理器架构的发展,高性能异构多核处理器不断涌现.由于高性能异构多核处理器的设计十分复杂,为了降低设计风险,缩短验证周期,提前进行软件开发,复现硅后问题等,通常需要搭建现场可编程门阵列(field programmable gate array,FPGA)的原型验证平台,并基于FPGA平台开展种类繁多,功能各异的软硬协同验证和调试工作.提出的基于同构FPGA平台对异构多核高性能处理器的FPGA调试、验证方法,有效地利用了异构多核处理器的架构特征,同构FPGA的对称特点,以层次化的方法自顶向下划分FPGA,自底向上构建FPGA平台.结合差速桥、自适应延迟调节、内嵌的虚拟逻辑分析仪(virtual logic analyzer,VLA)等技术可快速完成FPGA平台的点亮(bring-up)和部署.所提出的多核互补,核间替换模拟的调试SHELL等方法可以快速完整地对目标高性能异构多核处理器进行FPGA验证.通过该FPGA原型验证平台,成功地完成了硅前验证,软硬件协同开发和测试,硅后问题复现工作,并为下一代处理器架构设计提供了快速的硬件平台.

摘要：异构多核平台的发展,导致并行任务需要执行在具有多样性资源的多核平台上.虽然,并行任务的某个程序片段只能在规定的资源上执行,但是这样操作可以充分利用各类不同资源的特性,达到更加快速节能处理任务的目的.同时,具有资源限制任务的可调度性研究在实时嵌入式系统领域已有一定的研究成果,但是采用的任务模型相对简单,分析方法不够精确.鉴于此,本文对具有资源限制性的并行任务在全局固定优先级调度策略下的可调度性问题进行了研究,基于单并行任务的分析方法提出了基于全局固定优先级调度策略的分析方法.首先,基于分解策略提出了高优先级任务干涉的分析方法.然后,将高优先级任务干涉分析方法和单并行任务提出的路径抽象技术相结合,推导出并行任务的最差响应时间算法.最后,通过仿真实验进行验证所提出的算法在可调度性、精确度层面的性能.实验结果表明,提出的算法在各个参数下的接受率实验符合实验预期,分析时间相对降低,但平均分析时间仍然在离线分析的可接受范围内,提出的算法能够对实时系统并行软件设计提供一定的指导价值.

摘要：在参数化LogP模型（PLogP模型）的基础上，针对异构多核并行系统通用核和加速核的异构性、存储的层次化、并行执行的层次化特征，提出了新的层次化计算模型HmPlogP。该模型对异构多核并行系统的通信和访存进行了抽象，采用向量化参数表达并行系统不同层次的特征，能够预测加速核的执行开销并以此指导并行程序的设计和优化。实验结果表明，HmPlogP模型能有效地预测通用核的点到点通信时间和加速核的访存时间。

摘要：针对传统运动控制器稳定性差、控制效率低、软件构架不完善等特点,结合异构多核技术的优势,提出并开发一种异构多核处理器运动控制器。文章详细阐明该系统硬件设计和软件设计,硬件设计主要说明以异构多核处理器OMAPL138为核心,FPGA为扩展的系统构架;软件设计借助于不同指令集操作系统,利用Sys Link完成多系统平台通信。结合运动控制器的特性,提出异构多核任务调度策略。分析异构多核通信Sys Link的Notify和List MP组件特点,将任务调度策略各条规则,封装到List MP表头,通过查表法实现任务调度策略。通过实验表明,该运动控制器具有较好的实时性和稳定性。

摘要：采用开源LEON3(basic version)处理器,运行Linux操作系统,并驱动西安邮电大学自主设计研发的基于传统GPU架构的可编程图形处理器,实现了包含可编程图形系统的SoC平台。将系统集成到Dini Group最新的DNV6_F2PCIE开发板上,采取OpenGL编程,通过鼠标、键盘、显示器运行2D、3D程序,进行图形的绘制,从而比较充分地验证了图形系统硬件设计。

摘要：为解决异构多核系统任务调度问题,提出一种混合静态调度算法——HSCGS(hybrid successor concerned genetic scheduling),该算法分为启发式算法和遗传算法2个阶段。第1阶段采用所提出的考虑后继节点的列表启发式调度算法(SCLS)产生一个近似最优的调度结果;第2阶段采用针对调度问题改进的遗传算法IGA(improved genetic algorithm),对第1阶段产生的调度结果进行优化。将SCLS与StarPU相结合,实现一种动态调度算法——DSCLS(dynamic successor concerned list scheduling),通过与StarPU上已有调度算法的对比实验表明了DSCLS算法在运行时间和系统吞吐量两方面的优势。