摘要：为解决异构多核环境下相关任务高效调度的难题，提出一种面向 DAG任务模型的调度算法。通过构造优先级调度队列，以首个任务具有最小累计最早完成时间的处理器核为任务分配对象，基于改进的粒子群优化调度算法进行迭代寻优，在满足任务间依赖的条件下取得最小最大执行时间，得到有效调度方法。实验结果表明，该算法具有解质量高、简单有效和收敛快速的特点，可应用到其它异构及分布环境下任务规模大、关联复杂的情形。

摘要：对异构多核SoC进行建模分析,将LT编码在异构多核SoC上的实现问题转化为LT码编码子任务在异构多核SoC上的映射问题,并给出了基于遗传算法的任务映射方法。最后基于XILINX ZYNQ-7000异构多核SoC实现了LT码编码器。实验结果表明,所设计的LT码编码器能够满足不同的性能和资源需求,增加了硬件平台的实用性和应用系统设计的灵活性。

摘要：随着制造领域对嵌入式运动控制系统应用范围的扩大,基于异构多核的嵌入式控制器必为重要发展方向之一。首先说明异构多核控制器取得成效,以及现有控制器在数据通信接口方面存在缺陷。本设计运动控制器以异构处理器——OMAPL138+FPGA为核心,OMAPL138内部集成ARM9和DSP C6748处理器核。ARM9内嵌Liunx操作系统,以增强控制器多任务协调能力;DSP不运行操作系统,可保证运算实时性。重点阐述ARM与DSP、DSP与FPGA以及控制器与PC之间通信的高速接口设计和固件设计。通过实验表明:该运动控制器数据交换速率高,吞吐量大,稳定性高,为异构多核控制器高速通信接口提供参考。

摘要：现有的并行代价模型大多是面向共享存储或分布存储结构设计的,不完全适合异构多核处理器。为解决这个问题,提出了面向异构多核处理器的并行代价模型,通过定量刻画计算核心运算能力、存储访问延迟和数据传输开销对循环并行执行时间的影响,提高加速并行循环识别的准确性。实验结果表明,提出的并行代价模型能有效识别加速并行循环,将其识别结果作为后端生成并行代码的依据,可有效提高并行程序在异构多核处理器上的性能。

摘要：提出了一种针对特定多线程应用程序的异构多核结构设计方案.此方案通过进行指令集扩展,可以方便的构建异构多核结构,而且还兼有同构多核结构的特点.还给出了该结构在Tensilica平台上的实现方案,并且将运行Motion-JPEG程序得到的数据与同构结构下的数据相比较,验证了该设计方案的正确性以及高效性.

摘要：与同构多核处理器相比,单指令集异构多核处理器能够更好的匹配程序行为的多样性,从而具有更好的性能功耗比.异构多核处理器的能效优势依赖于操作系统合理而有效的调度,追求性能与功耗的统一,是典型的多目标优化问题.提出将多目标优化遗传算法应用于寻找异构多核环境下最优的静态任务调度方案,提出表征任务相对顺序的染色体编码结构,使种群初始化时的有效个体所占比例变为100%.提出使用先序关系矩阵来确定任务的执行顺序,克服了高度值方法存在的严重不足.仿真结果表明,先序关系矩阵方法能扩大搜索范围,在种群规模足够大时,可以找到高度值方法漏掉的部分最优解.

摘要：针对传统焊接集控器中人机交互界面影响焊接任务实时性,而多控制器间通信速率低且不稳定的特点,提出以异构多核控制器为核心的焊接集控器人机交互设计。通过在不同的内核上同时运行Linux和FreeRTOS系统,将主焊接任务与人机交互任务分别运行在不同的内核,两者通过核间通信任务进行数据传输,完成焊接过程控制,实现了实时任务与非实时任务的解耦。试验结果证明,基于异构多核的核间通信速率可达6675.78 kB/s,保证了焊接过程控制的实时性,并可通过人机交互界面实时显示和控制各从机。

摘要：如今FFT卷积广泛应用于数字信号处理,并且过去几年证实了异构多核可编程系统(HMPS)的发展。另外,HMPS已经成为DSP领域的主流趋势。因此,研究基于HMPS大点FFT卷积的高效地实现显得非常重要。基于重叠相加FFT卷积方法,设计一款针对输入数据流的高效流水重叠相加滤波器。介绍了基于HMPS的大点FFT卷积实现,获得了高精度的滤波效果。此外,采用流水技术的滤波器设计,提高系统处理速度、数据吞吐率和任务并行度。基于Xilinx XC7V2000T FPGA开发板上的实验表明,参与运算的采样点越大,系统的任务并行度、处理速度和数据吞吐率就会越高。当采样点达到1M时,系统的平均任务平行度达到了5.33,消耗了2.745×10~6个系统时钟周期数,并且绝对误差精度达到10^(-4)。

摘要：文章介绍了一种任务驱动的、系统级的、面向高密度计算的同构片上多核系统(multi-processors system on chip for high-density computing,HDCMPSoC)模拟器的设计与实现方案。该模拟器以C++实现,使用类型对硬件模块封装,并具有超大规模的、可动态配置的系统结构,可用于评估各种算法在不同结构的HDCMPSoC上的性能表现。实验结果表明,文章所设计的模拟器可以十分准确地模拟HDCMPSoC的工作行为,并给出计算结果、周期消耗等分析结果。该模拟器可以支持对网络规模不超过64×128的2D-mesh和多达2k个运算单元(process unit,PU)的仿真,且对相同计算任务的仿真时间只有使用ModelSim仿真的约1/600。

摘要：为了满足应用程序的多样化需求,异构多核处理器出现并逐渐进入市场,其中的处理核心(core)具有不同的微架构或者指令集架构(ISA),为应用提供多样化特性支持,比如指令级并行(ILP)、内存级并行(MLP),这些核心协同工作满足整个计算系统的优化目标,比如高性能、低功耗或者良好的能效.然而,目前主流的调度技术主要是针对传统同构处理器架构设计,没有考虑异构硬件能力的差异性.在异构多核处理器环境下,调度技术如何感知硬件的异构特性,为不同类型的应用程序提供更加合适和匹配的硬件资源,这是值得探索的问题.对近年来在该研究领域的成果进行了综述研究,特别是在性能非对称多核处理器架构下,异构调度技术面临的优化目标、分析模型、调度决策和算法评估等主要问题进行了分析和描述,并依次对相关技术进行了系统的总结,最后从软硬件融合的角度对今后的研究工作进行了展望.