摘要：为了提高图神经网络的算力和效率,对图神经网络训练过程中存在的大量内存需求和随机内存访问等问题进行了研究,提出了一种基于异构架构的高性能图神经网络加速器设计。异构平台采用中央处理器与现场可编程门阵列相结合的方式,主要由计算模块和缓冲模块组成。设计不同的硬件架构进行计算;缓冲模块主要用来有储模型参数和中间变量。针对不规则与规则的聚合和更新2种混合执行方式,改进计算模块,并且对加速器进行数据并行和去除冗余等优化。在Ultra96⁃V2硬件平台上进行实验,结果表明,所设计的图神经网络加速器不仅提升了系统性能,而且显著降低了功率消耗。

摘要：容错深度学习加速器是保障高可靠深度学习的基石,也是深度学习应用于安全关键领域如宇航、机器人等面临的一个关键环节.然而,深度学习计算和访存都非常密集,传统基于冗余计算的容错方法直接应用于深度学习加速器的容错设计会导致严重的功耗、芯片面积等硬件资源开销.为此,从神经元计算任务和神经元的数据位宽2个维度挖掘深度学习模型对于故障的敏感度差异,并利用这些差异从架构和电路层分别对于敏感的部分提供更多的保护以降低容错代价.同时,利用深度学习自身的容错特性,通过限制量化缩小电路层需要保护的电路逻辑规模.最后,利用贝叶斯优化协同优化算法、架构和电路的跨层设计参数,在保障深度学习可靠性、精度以及性能的前提下,最小化硬件资源开销.

摘要：图像处理算法IP核的验证是SoC和FPGA在机器视觉领域应用的关键。为了提高验证时效性,本文基于ARM+FPGA异构平台,联合上位机软件,针对图像处理算法IP核设计了一种兼具泛用型、实时性和敏捷性的验证框架。验证框架通过ARM处理器与上位机建立千兆以太网通信,实现测试激励和测试响应的实时传输,使用FPGA以兼容多类型不同分辨率的图像为目的构建数据总线,配置总线和处理模块,并结合部分重配置实现待验证算法IP核的快速迭代。实验结果表明验证框架对于以8,16,24 bit位深度图像为处理对象和结果的算法IP核具有可重用性,待验证IP核的部署速度相对全局重配置提高了25倍。与现有的FPGA验证技术相比,具有更好的可重用性,更短的验证周期,并且测试激励更具有针对性,待验证IP核的部署更加敏捷快速。

摘要：针对Virtex-5 FXT系列FPGA中具有两个PowerPC440嵌入式处理器内核的特点,文中提出一种"主-从"异构式控制模型架构的嵌入式雷达控制器设计方法。该方法采用FC、sRIO等高速串行传输技术提高了控制器接口带宽,并通过预先任务规划,充分发挥了两个PowerPC处理器的性能,设计成本与已有解决方案相比显著降低。应用表明,该控制器整体性能明显提高,可满足现代相控阵雷达提出的微秒级响应与吉比特级传输要求。

摘要：基于可编程片上系统(SoPC)的异构架构,设计了便携式地沟油快速检测仪。以现场可编程逻辑门阵列(FPGA)通过移植Cortex-M0软核,完成SoPC平台的构建;使用FPGA硬件资源,通过串并通行流水线设计思想对运算次序进行优化,设计了参数校准加速器和神经网络加速器并接入总线系统。验证测试表明:该装置可以高速准确地完成地沟油定性分析,并能区分油的种类,相较于传统的同类终端地沟油检测设备,检测时间缩短了89%;同时,引入加速器后的SoPC的数据处理速度超过Cortex-A9两倍。

摘要：针对天基系统星上处理能力不足、技术落后、无法实现多源数据在轨实时处理等难题,本文提出一个应用于中低轨微小卫星的天基网络化通用服务平台的设计概念,为现在的卫星技术发展提供新的硬件架构,同时异构的体系结构既可以实现星上的独立运行,又可以为星载计算机的数据处理提供硬件加速.本文主要介绍天基网络化通用服务平台的硬件设计,包括芯片选型、对外关系以及所需的存储容量和为实现接口的兼容性,在FPGA上设计实现了MIL-STD-1553B总线的总线控制器向远程终端发送数据的相关模块.

摘要：针对传统故障诊断模式在信号长距离传输过程中容易出现干扰、失真以及数据处理困难等问题,基于Zynq7020平台和深度学习算法设计了一种嵌入式轴承故障诊断系统。首先在硬件方面,设计了主控电路、信号采集电路、电源管理电路和通信电路,通过对数字信号或模拟信号的采集、预处理、特征提取和模式识别完成了对设备健康状况的评估,并且实现了诊断结果的可视化;其次在软件方面,采用卷积神经网络算法(CNN)嵌人,利用“端到端”的特点通过一个神经网络完成了特征提取、特征降维和分类器分类整套过程;最后,对“正常、外圈故障、内圈故障及转子故障”4种轴承状态进行了诊断分析,实验结果表明,基于深度学习的算法能够显著提高故障诊断的精度。并且,该系统降低了传统诊断系统的硬件配置难度、系统成本以及主机处理压力,弥补了传统诊断系统不能实时在线诊断的缺陷,在未来工程实践中具有广阔的应用前景。