摘要：在异步串行通信中,由于串行接口硬件设备的工作频率限制,以及信号跳变引起的抖动、环境干扰等影响,采用传统方法实现异步串行通信的通信接口无法可靠地完成高速率通信。文章采用VHDL语言,设计一种基于奈奎斯特的异步串行通信接口,包括数据接收、数据发送和2倍波特率的采样时钟三个模块。ISE和ModelSim联合仿真与实际工程的验证表明,使用新方法设计的接口在5 Mbit/s的高速率下,系统可稳定、可靠地与外部设备进行数字通信。

摘要：在简要介绍TMS32 0C3x系列芯片的基础上 ,主要介绍了在数字信号处理系统中 。

摘要：设计一种基于Artix-7 FPGA的异步高速串行通信IP核,包含协议解析和抗干扰设计、跨时钟域缓冲区设计、用户接口和物理层接口设计,实现最小硬件系统。该IP核可结合高速串口驱动芯片简单对接至主流处理器,如DSP,ARM,PowerPC等,以扩展处理器的异步串行通信接口数量和通信速率。其中,通信速率最高可至30 Mb/s,扩展数量视FPGA内部资源而定,理论上无上限。在机载和地面设备中可广泛应用。

摘要：本文介绍了如何使用FPGA来设计异步串行通信中的下位机,重点分析了FPGA中接收模块的设计要点,并且给出了仿真的时序图;同时给出了一种帧通信协议,介绍了微控制器软核PicoB laze进行协议解释的处理流程。本文设计的异步通信模块在实际系统中运行稳定可靠,证明了设计方案的正确性。

摘要：首先提出了目前异步串行通信技术中存在的问题及使用多线程技术解决这些问题的设想。重点讲述了C + +Builder提供的TThread线程对象类在串行通信编程中的使用方法 ,包括读线程、写线程的建立 ,串口通信程序流程的设计 ,最后提供了一个基于多线程技术的仿真程序。

摘要：介绍在数字信号处理（digital signal processing）系统中，数字信号处理最小系统的基本框图，DSP与上位机的通讯，并提供了解决DSP与上位机异步串行通讯（Universal Asynchronous Receiver and Transmitter）的软硬件解决方案。

摘要：介绍了双路异步串行通信谐波监测系统的构成。利用PC16552设计了一种TMS320C32和上位PC机之间通信的新型接口电路,并且采用可编程逻辑器件CPLD控制PC16552的接收/发送信号。实践证明该接口电路能够有效而快速地传输数据。

摘要：为实现基带信号的高速异步串行传输,本文用VHDL语言设计了一种以RS485物理层标准为基础,对数据帧位检测来实现信号接收的方法。通过计算机仿真和实验测试,在复杂可编程逻辑器件(CPLD)平台上实现了数据异步传输。证明本文给出的设计可以实现数据的高速可靠传输。

摘要：在简要介绍 TMS3 2 0 C3 x系列芯片的基础上 ,主要介绍了在数字信号处理系统中 ,DSP与上位 PC机异步串行通信的软硬件解决方案。

摘要：本文分析了异步串行通信的帧格式 ,利用VHDL设计出异步串行通信电路 ,并通过计算机仿真和实验证明了设计的正确性。