摘要：异步电路因不受时钟偏差的限制而逐渐成为电路设计研究的热点 .发展自动化的验证工具已成为确保大规模异步电路质量和性能的关键 .其核心课题就是建立异步电路的验证算法 .该文整理列举了基于多种数学模型的验证算法 ,如逻辑模型、代数模型、符号模型、数值模型和几何模型的验证算法 ,并从应用的角度将现有的异步电路验证算法分为两类 ,分别是事件时序分析类算法和状态空间搜索类算法 ,从算法的理论基础、应用背景、模型结构、图形描述、适用范围、算法复杂度编程复杂度等多个角度作了比较研究 ,给出了部分代表算法的应用算例 。

摘要：随着VLSI面临的功耗及时钟问题越来越突出,异步电路及其设计方法得到了广泛关注.基于宏单元的异步电路设计流程能够采用现有的同步EDA工具和设计流程将同步电路转变成相应的异步电路.在基于宏单元的异步电路设计流程的基础上提出了一种新的异步电路设计自动化流程,并与解同步异步电路设计自动化流程进行了比较.在UMC 0.18μm工艺下采用提出的自动化流程设计实现了一款DLX异步微处理器,实验结果表明该流程能够快速地进行异步电路设计,并且在异步电路的数据通路性能优化方面具有一定的优势.相对于解同步DLX微处理器,采用基于宏单元的异步设计自动化流程实现的异步DLX微处理器能够获得6%左右的性能提高.

摘要：随着VLSI技术的迅猛发展与应用需求的不断提高,微处理器中的功耗、时钟偏移等问题越来越严重,异步电路及其设计方法受到广泛关注.异步电路设计缺乏通用商业EDA工具的支持,现有的基于同步EDA工具的异步电路设计方法存在复杂度高等问题.提出了一种新的异步电路设计流程.该流程充分利用现有同步EDA工具,通过采用多路虚拟时钟综合方法对电路进行逻辑综合,以及在后端实现时对异步控制通路进行定量延迟分析和精确延迟匹配,可以得到更加优化的电路.使用该流程在UMC 0.18μm工艺下实现了一款异步微处理器内核,实验结果表明该流程能快速有效地进行大规模异步集成电路的设计实现.

摘要：异步电路由于没有时钟频率的限制,所以较同步电路有很多优点,其研究也越来越广泛,是未来解决计算机CPU设计的一种重要方案。异步电路的计算机辅助设计软件代表了异步电路当前研究的前沿,通过研究这些软件可以对异步电路的模型有更为深入的认识。论文整理列举了有关异步电路的63种软件工具,并将其分为设计、仿真、相关设计工具、前端设计、综合和验证6个方面。最后,在这些软件中选取两种设计软件对一个简单的例子进行了设计实现,以体现异步电路的设计特点。

摘要：现可用的同步电路综合工具对捆绑数据类异步电路直接映射的方法不能有效地约束时序,分模块综合的方法不能进行全局优化,其中以标准单元组成C单元降低了电路性能、增加了电路面积.通过将4相位捆绑数据寄存器流水线数据通道等效为一个同步流水线,可以自顶向下地进行有时序约束的综合,采用全定制C单元,并把其当作组合逻辑门进行分析,综合出的电路更加优化.使用此方法实现的一个数据流AES芯片的数据通道的面积延时积是直接映射方法的88%左右,实际芯片的整体性能优于一个由Balsa实现的AES芯片.

摘要：　由于异步电路不仅具有高性能、低功耗、模块性等优势,而且有望解决微系统芯片中存在的模块互联难题,并被越来越多地应用于芯片的设计中,因而近年来引起了人们的高度重视。文章对研究较多的Huffman电路、延时无关电路、速度无关电路以及定时电路等的设计风格及其工具进行了对比分析,并提出了异步电路的发展趋势及其应用领域。

摘要：基于四相双轨异步电路设计的芯片面积较单轨异步电路成倍增大,提出了将异步DCVSPG(ADCVSPG)逻辑用于双轨四相异步电路设计.为了适应异步电路设计,在ADCVSPG逻辑单元电路的互补输出端,由一个与非门来实现完成判断电路,同时在每个互补输出端分别添加一个由反向器构成的锁存器,以此提高电路的稳定性,并使得ADCVSPG适合于异步细粒度流水线设计.在HSPICE下对ADCVSPG逻辑和零协议逻辑(NullConventionLogic,NCL)进行了分析.分析表明,ADCVSPG逻辑提高了双轨四相异步电路的性能,减小了芯片面积,是一种较佳的设计方法.

摘要：DES算法是典型的对称加密算法,广泛应用于商业化领域中,如各种智能卡等。对称算法的实现基本上都是基于同步电路设计。本文采用基于四相捆绑数据协议的异步电路方法实现了DES算法。将DES算法的同步电路设计和异步设计放到非接触智能卡芯片中,通过对芯片进行测试,对两种设计结果进行了全面的比较,从而表明用异步电路实现的对称算法在功耗和运算速度方面具有显著的优势。

摘要：以往异步电路在FPGA上的设计验证采用HDL设计的Muller门搭建电路,在实现时需要手动布局布线来完成时序约束,设计繁琐复杂.对此完善了异步电路设计平台Balsa与FPGA设计工具相结合的设计验证流程,采用四相双轨延迟不敏感的握手协议,避免了手动布局布线的繁琐步骤.同时,在不同FPGA平台间具有良好的可移植性.重点设计了遵循异步握手协议的输入电路,完成了行为级到板级的全流程设计及验证.

摘要：提出一种基于异步微流水线的设计方法,设计适合的异步控制框架构建出全异步RSA密码芯片。在核心加解密电路中采用异步控制框架,剔除时钟域,使寄存器翻转时刻随机化,导致无法捕捉关键寄存器翻转时刻号,从根本上防止和避免DPA攻击。常规的RSA密码芯片系统中具有较大的面积,较高的功耗,较长的时钟延迟,通过采用基于异步微流水线的数据路径作为芯片设计方式,消除系统时钟电路,可以有效控制芯片功耗和面积。