摘要：由于在复杂FPGA(Field Programmable Gate Array,现场可编程门阵列)设计中存在跨时钟域,通常会产生亚稳态现象。为有效地预防和解决该问题,分析FPGA设计中亚稳态的产生机理及其对数字信号处理系统的影响。根据不同的信号同步类型,针对单比特电平信号、脉冲信号和边沿信号,分别给出基于触发器级联的跨时钟域信号同步方法;针对并行信号,提出基于异步FIFO(First In First Out,先进先出队列)和握手协议的跨时钟域同步方法;并通过仿真手段分析信号同步方法的有效性及其适用范围。结果表明:这些方法能够正确有效地完成跨时钟域信号同步,预防可能出现的亚稳态问题,从而提高复杂FPGA设计的可靠性和稳定性。

摘要：TFT彩色液晶显示驱动芯片的接口电路是手机主机与其显示驱动芯片之间数据通讯的桥梁。常用的接口类型主要有68、80和SPI三种,它们的动作时序与所用信号线各不相同。文章首先分析了这三种接口类型的读写时序,在此基础上提出了与这三种数据格式相兼容的可配置异步接口电路的设计方案,并给出相对应的验证结果及其在0.25μmCMOS工艺库下的综合结果。

摘要：随着片上网络的结构和方法的提出,迫切需要一种接口电路来实现处理器,计算单元或者IP核与片上网络之间的通信.文中研究了不同时钟域之间进行数据传送的通信协议,详述了一种应用于片上网络的通用网络适配器的设计方法,并在Altera的stratixⅢ系列FPGA开发板上进行了验证.

摘要：针对NCL电路数据编码方式的特点,提出了一种并行数据处理的NCL电路结构,通过同时对两路双轨编码数据流的并行处理,提前计算出下一个无效数据,缩短了无效数据维持时间。此结构应用到4×4乘法器的设计,采用COMS0.18μm工艺,乘法器在非流水模式下和2级流水模式下分别进行了综合、布局布线和仿真,与传统NCL4×4乘法器相比,无效数据维持时间分别缩短了32.9%和33.2%。

摘要：接口电路是手机用单片集成TFT-LCD驱动芯片的重要组成部分,用于MPU与驱动芯片之间的数据通信。文章详细分析了目前占市场主导的176RGB×220分辨率、26万色的手机液晶显示驱动芯片中接口电路的功能,包括系统接口和外部高速接口的工作原理和动作时序,同时介绍了接口模式之间的转换。在此基础上提出了一种接口电路的设计方案,并且在0.18μm工艺下实现了该电路。仿真结果表明,此电路完全实现了芯片规格中要求的接口功能,可以完成18/16/9/8-bit并行接口、串行接口以及18/16/6-bit外部高速接口的可选择使用。DC综合结果显示,接口电路的面积约为4600多门,可以工作的频率达到12.5MHz。

摘要：低功耗设计是当前ASIC研究的热点。本文提出了一种简单的功耗估算模型 ,针对流水线结构设计了一种工作标志控制单相和双相时钟的机制 ,消除无效操作以降低ASIC的功耗 。

摘要：本文提出了多时钟域逻辑设计中的一般问题,介绍了异步电路设计中同步化处理的重要作用,分析了触发器失效的原因和几种可行的解决亚稳态失效的方法。

摘要：为了研究大规模集成电路设计中位数据在不同时钟域之间的传递问题,依据数字电路的基本理论,建立一种跨时钟域传递位数据信号的模型,并分析跨时钟域传递数据所带来的亚稳态问题及其危害性。在不同的时钟域中,保持数据同步是解决上述问题的可行方案。它能够在很大程度上减少亚稳态的传播,提高数字电路系统的可靠性。根据跨时钟域传递信号的情况,给出几种信号同步方法,并通过具体的设计方案论证该方法的正确性和可靠性。

摘要：采用一种新颖的异步FIFO设计方案,解决FPGA多时钟系统中不同时钟域传输数据的问题。该FIFO实现方案比传统方式简单,工作速度频率高,如设计采用了VerilogHDL硬件语言描述还具有良好的移植性。

摘要：本文分析总结了时钟对数字电路系统设计中以及对整个电路性能和功能的影响。电路系统中对时钟处理应优先考虑同步电路设计,对于一个设计项目来说,在可能的情况下,一定要使用全局时钟。良好的时钟处理策略是任何数字系统长期稳定工作的关键基础。