摘要：提出了CMOS图像传感器中RSD A/D转换器的设计方法。基于冗余符号数(RSD)算法,RSD A/D转换器降低了对比较器的性能要求。并且全差分的模拟信号处理用以改进抗噪声度,信噪比和系统的动态范围。RSD A/D转换器是基于90 nm CMOS工艺实现的,测试结果表明它的微分非线性误差(DNL)为±1 LSB,积分非线性误差(INL)为±1.5 LSB,总的未调整误差(TUE)为-3 LSB^1 LSB,功耗约为20 mW。

摘要：北京市嵌入式重点实验室研发了一个应用于802．11g WLAN基带芯片的10位模数转换器,为测量其静态参数,作者设计了一套可行方案．从理论上解释了码密度测试的原理,提出使用更为鲁棒的、与正弦输入信号幅度变化无关的累积码密度测试方案．通过对ADI公司AD 9218的实际测试验证了该方案的准确性,获得了良好的测试结果．

摘要：利用高性能的C 8051F 020单片机设计了一种核谱测量系统,系统与微机连接实现了谱数据的实时采集。直接利用C 8051F 020已经封装的一个12位的100kH z的逐次逼近型ADC,两路12位的电压型DAC中的一路,片上的4k字节XRAM,加上过峰检测电路构成多道分析系统。利用C 8051F 020上ADC 0的差分输入,一路为输入信号,一路为DAC 0的输出,实现滑尺,可以明显地改善测量谱仪的微分非线性。用N aI(T l)探测器的信号作测试,实测了137C s的谱图。

摘要：保证DAC中元器件的精度、减小DNL误差是提高SAR ADC性能的关键。通过对SAR ADC内部DAC的结构进行综合分析,针对传统的C-R混合式结构中的集总电容阵列进行了优化设计。电容阵列由相同的非集总的单位电容组成,并通过数字逻辑的控制来实现对单位电容连接点的选择。验证结果证明设计有效,ENOB、SFDR和SINAD等参数都得到明显的提高,保证了SARADC的单调性,实现了低DNL的SAR型模数转换器的设计。

摘要：为解决空间辐射环境引起的列并行单斜式模拟数字转换器(analog to digital converter,ADC)中斜坡信号范围不能动态校正的问题,提出一种用于CMOS(complementary metal oxide semiconductor,互补金属氧化物半导体)图像传感器的高精度抗辐射自适应斜坡产生电路设计方法,并对该方法进行了理论分析和验证。仿真实验结果表明:通过dummy像元的设计可以实现输入到输出整个信号环路的闭环自适应负反馈调节;该斜坡产生电路能够在电离总剂量(total ionization dose,TID)效应影响情况下自动调整斜坡信号斜率,从而有效提高斜坡信号的精度。

摘要：基于冗余符号数(RSD)算法,设计了可允许单端输入的12位、低功耗RSD A/D转换器.改进的电路基于90 nm CMOS工艺实现,取得了与差分输入同样的性能,具有低功耗(20 mW)、高分辨率(12 bit)、高速(1Mb/s)和面积小(0.42 mm2)等优点.测试结果表明,微分非线性(DNL)为±1 LSB,积分非线性(INL)为±1.5LSB,总的未调整误差(TUE)为-3 LSB～+1 LSB.

摘要：为了改善数字化多道的核脉冲幅度分析性能,在SIMULINK平台下,构建了数字化多道仿真系统,并通过仿真比较研究了Dither信号的引入对微分非线性等关键性能指标的影响。结果表明,数字化多道微分非线性、积分非线性等都得到了明显改善,Dither技术是进一步提升数字多道脉冲幅度分析器分析精度的有效技术途径。仿真研究也为基于Dither技术的数字化多道工程设计提供了重要依据。

摘要：设计了一个8位50MHzD/A转换器(DAC),采用5+3分段式电流舵差分输出结构,其中高5位采用温度计码方式译码,低3位采用二进制译码方式;从各电路模块设计结构上提高DAC抗di/dt噪声的能力;设计了一个低交叉点开关驱动电路,有效地降低了输出毛刺,减小了数字电路di/dt噪声的影响。采用VIS0.35μmCMOS工艺进行仿真,结果表明,微分非线性(DNL)和积分非线性(INL)均小于0.15LSB。

摘要：基于0.8μm 40 V BCD工艺,设计并实现了一款可工作于±15 V电源电压的四通道12 bit数模转换器。电路由寄存器、R-2R电阻阵列和接成单位增益模式的运算放大器构成。实测结果显示,V_(DD)=+15 V,V_(SS)=-15 V,V_(LOGIC)=+5 V,V_(REFH)=+10V,V_(REFL)=-10 V,负载RL=2 kΩ,CL=100 p F时,DAC的输出摆幅为-10 V^+10 V,微分非线性(DNL)指标为±1.2 LSB,积分非线性(INL)指标为±1.5 LSB。

摘要：本文介绍了一种6bit1GHz低电压全并行型模数转换集成电路的设计。通过对各个模块分别进行优化,并采用数字纠错和输出格雷码编码技术,10MHz输入信号在1GHz采样时有效位可达5.3bit。工作电压1.8v,最大采样速率1GHz。仿真结果表明,积分非线性和微分非线性的最大值分别小于0.4LSB和0.2LSB,1GHz采样时功耗约为500mW。芯片有源区面积0.5mm2,采用0.18μmCMOS工艺。