摘要：针对全数字锁相环(ADPLL)在跳频时间、信号质量、频率步进等方面的不足,对ADPLL的环路结构和数字锁频算法进行了优化,设计了一种新型全数字锁相环结构。该结构采用快速频率电压转换器(FVC)替代ADPLL中的数字鉴频鉴相器和数字滤波器。FVC通过将参考频率进行倍频,再对反馈频率进行计数,直接计算出输出频率值,进而确定输出频率与目标输出频率的误差,通过建立频率误差与调整电压的函数关系,控制输出频率的快速锁定,实现了小步进、高质量的快速合成频率输出。最后,通过仿真和实测验证了新型全数字锁相环结构的可行性。实测结果表明,该技术合成的频率近端杂散为-87 dBc,频率步进最小可以达到191 Hz,跳频时间最小为3.9μs。

摘要：介绍基于高性能、低成本的ML2724和DSP的2.4GHz快速跳频系统设计,探讨跳频信道的分配、跳频图案的设计,以及跳频同步问题,并给出了部分软件实现的流程图。

摘要：本文主要以频率合成器在毫米波探测器中的应用为背景,对快速、高稳定、低相噪、小体积频率源进行研究。首先,本文介绍了设计方案及其优点,并且着重分析了环路带宽的选择对频率源建立时间和相位噪声对系统的影响,设计实现了一套模块化的适用于毫米波探测器中的频率源系统,本文使用了乒乓式的锁相环保证了快速的跳频时间和低相位噪声,使用了matlab分析跳频本振的跳频时序,并且分析振动实验的结果。

摘要：跳频转换时间、驻留时间、跳频速率是快速跳频的典型性能特征。文中介绍了这些性能特征的概念,从快速跳频系统的设计层面重点讲述了跳频转换时间、驻留时间、跳频速率之间的关系以及他们和硬件电路之间的联系,分析了影响快速跳频性能的主要因素,提出了提高快速跳频性能的途径。并对跳频转换时间等快速跳频性能特征的测试方法进行了研究,给出了使用下变频以及实时频谱分析仪的测试实例。

摘要：同步技术是跳频通信系统的关键技术之一,尤其是在快速跳频通信系统中,常规跳频通信通过同步字头携带相关码的方法来实现同步,但对于快跳频来说,由于是一跳或者多跳传输一个调制符号,难以携带相关码。对此引入双跳频图案方法,提出了一种适用于快速跳频通信系统的同步方案。采用短码携带同步信息,克服了快速跳频难以携带相关码的困难。分析了同步性能,仿真结果表明该方案同步时间短、虚警概率低、捕获概率高,同步性能可靠。

摘要：结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9851和集成锁相芯片ADF4112、4106构建的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析、仿真和试验,从仿真和实际测试结果看,该频率合成器达到了设计目标。该频率合成器能在L波段上实现每赫兹频率步进,相位噪声能满足-73dBc/Hz@1kHz、-83dBc/Hz@10kHz、93dBc/Hz@10kHz,杂散优于-60dBc,频率转换速度优于为50μs。

摘要：在分析了DDS基本原理以及AD9858基本特点的基础上 ,介绍了AD9858的送数方式及单片机接口程序。

摘要：为适应微波系统对频率合成器在高频率精度、频率捷变、随机跳频等方面的要求,文中设计了一种基于DDS芯片AD9914的频率合成器。论文阐述了优化频率控制字的计算方法,结合线性反馈移位寄存器LFSR产生随机跳频点,并利用FPGA对AD9914进行软硬件控制,使该频率合成器能够达到10-5 Hz的频率精度以及百纳秒内的随机扫频。测试结果表明在输出9 kHz^1.4 GHz频率时,该频率源频点准确,全频带扫频且跳频切换时间为90 ns,达到了高精度捷变频的目标,应用前景广阔。

摘要：利用ADS对传统方法和预置电流方法设计的频率合成器进行建模仿真,分析了后者跳频稳定性差的问题,对预置电流电路增加可控开关,有效减小了泄漏电流对跳频稳定性的影响;对预置电流的大小进行分析、ADS优化,优化后的设计跳频速度提高约9μs。

摘要：简要介绍电磁兼容的基本概念。结合某雷达超低相噪、快速跳频频率综合器的设计实例,对电子设备的电磁兼容设计技术作了比较深入的分析,总结出了一些实用、有效的技术方法,并给出设计实例的研制成果。