摘要：1Wire总线是一种适用于温度和模拟量监测的总线,并具有优良的性价比,是在BESⅢ慢控制系统设计中应用较广的总线。USB具有热插拔、易扩展、占用系统资源少等优点,广泛应用在计算机与外围设备的连接上。结合BESⅢ慢控制系统的要求,介绍了基于USB接口的1Wire总线控制器1WireBus-USB的软硬件设计与实现。

摘要：本文论述用于兰州重离子加速器冷却存储环(HIRFL-CSR)控制系统的前端总线系统控制器FBC-01的硬件设计。该控制器是基于0.8mmBGA封装的AT91RM9200(ARM9)处理器,运行嵌入式LINUX操作系统。控制器可以连接标准的VGA显示器、键盘、鼠标,具有通用的10M/100M以太网接口、USB接口、RS-232接口、485接口、CANBUS接口。可以带SD卡、CF卡存储器。该控制器采用现场可编程的FPGA器件设计背板接口,并采用具有64mA高驱动能力的总线驱动器,不仅符合VME规范的电气要求,而且具有灵活的接口信号定义可编程能力,是HIRFL-CSR控制系统的关键部件。

摘要：随着微处理机性能的迅速提高以及多媒体技术和高速网络的不断发展 ,人们对微机系统的I O带宽提出了越来越高的要求 ,原有的标准总线如ISA、EISA和MC已逐渐不能胜任现代技术的要求。在这种情况下 ,PCI总线便应运而生 ,并迅速成为微机中的主流标准总线。现有的PCI总线控制器的实现方法有 :采用专用芯片和可编程逻辑芯片。笔者在对PCI系统结构粗略介绍的基础上 ,用一块Lattice10 32E可编程逻辑芯片设计出一个基于I O传送的PCI总线控制器。仿真分析表明 。

摘要：从消息队列的数据存储结构定义、存储空间规划和控制过程设计三方面讨论了MIL-STD-1553/1773总线控制器的设计实现。在总线控制器的模块化设计方案中,这三个方面构成了总线控制器的核心模块棗存储管理单元,应用该方案可实现具有多消息自动处理功能的总线控制器。

摘要：研究了基于MIL-STD-1553B协议的总线控制器和远程终端的FPGA设计及其实现.在一片FPGA上实现了总线控制器和远程终端2部分功能,给出了设计原理和不同配置模式下的响应流程.结果表明,基于FPGA实现1553B协议总线控制器和远程终端功能的方法可行.

摘要：介绍了用复杂可编程逻辑器件（ＣＰＬＤ）来实现嵌入式微处理器（ＭＣＵ）和ＤＳＰ处理器之间端口数据总线逻辑控制电路的设计，给出了接口数据总线逻辑的设计电路和部分仿真结果。证明本文采用的系统结构具有设计灵活、设计开发周期短的优点。

摘要：文中介绍了基于QL5032的PCI总线控制器的DVBTS(传输流)发送卡的构成及其应用,并给出了发送卡的硬件设计和软件设计的实现方案。数据经由PCI桥上的DMA控制器从PC系统内存传送到DVB-ASI发送卡上的输入缓冲,随后对字节进行8B/10B编码,接着使这些10比特字通过以固定输出比特率270Mb/s工作的并/串交换器。最后,通过标准DVB输出接口将计算机内的MPEG2传输流数据以指定的速率发送给各种数字视频设备。

摘要：针对基于MIPS核的高清晰度电视(HDTV)的片上系统,设计了一种EC总线控制器。在MIPS核外采用高速缓存来提高总线效率。实现了流水线总线事件,解决了EC总线时钟与外设时钟的转换。通过MIPS总线功能模块(BFM)的时序仿真验证了该控制器的正确性。0.25-μmCMOS工艺综合了EC总线控制器的RTL代码,总线时钟可达到149MHz。最后通过了FPGA验证。

摘要：详细介绍了1553B总线控制器实现异步通讯的软件设计方案。

摘要：随着集成电路制造技术的发展,寄存器和SRAM等存储单元在空间辐射环境中越来越容易受到单粒子翻转(SEU)效应的影响.传统抗SEU加固方法分为工艺加固和设计加固,前者依赖于工艺平台,难度大、周期长,后者仅针对芯片内部特定SEU敏感单元.通过提出一种针对通用总线控制器的芯片级抗SEU加固设计方法,采用冗余编码和刷新技术,可以进一步提高芯片的抗SEU能力;通过划分影响域和添加中断源,便于定位芯片中SEU敏感位置,从而有利于片内刷新操作和后续设计优化.实验结果表明,与传统的辐射加固方法相比,新方法具有更高的辐射可靠性和容错能力.