摘要：针对星载数传发射机的DAC采样时钟频率为110 MHz,符号速率为20 Msps,采样率与符号速率不满足整数倍关系,无法采用常规成形滤波处理的问题,设计一种可以支持非整数倍速率的成形滤波的方法,利用码NCO(数字振荡器)控制对输入码元进行取数和移位,码NCO截短相位实现对成形滤波器系数的ROM寻址。使用Matlab对符号周期Tb内不同相位点数的系数ROM的成形滤波效果进行仿真,得到频谱不失真系数ROM所需最小相位点数。在FPGA中使用Veriolog HDL语言对算法进行了工程化实现,并使用Modelsim软件进行了仿真。在X波段数传发射机硬件平台上采用频谱仪对成形滤波后信号的频谱和EVM(误差矢量幅度)进行了实测,结果表明,加入成形滤波后的信号EVM性能得到了2~3倍提升。

摘要：为实现E-band(E频段)通信系统中的高速成形滤波,在已有快速FIR滤波算法(FFA)基础上,通过快速短卷积迭代以及张量展开算法,设计了一种高速并行FIR成形滤波器,并进行硬件复杂度分析与时延分析。浮点和定点数仿真验证结果表明,所设计高速并行滤波器在硬件实现上可减少21%的乘法运算操作和1314%的时延单元,6比特以上小数量化可达到系统成形滤波需求。

摘要：介绍了数字基带信号成形滤波的基本原理。针对软件无线电领域广泛应用的基带信号成形问题,提出了一种新型的基于多级内插的实现方案。给出了该方案的具体实现方法,并与传统的一级插值方法进行了比较。比较结果证明多级插值方案可以显著节省硬件资源,并且成形后的基带信号具有更小的带内损耗和更大的带外抑制能力。该方案的可行性和优越性已经体现在浮标定位信息回传通讯系统中。

摘要：随着数传系统传输信息量的不断增大,需使用8PSK等高阶调制和成形滤波相结合进行传输。基于FPGA和高速DAC的数字成形滤波由于具有参数灵活可配置、适应性强等众多显著优势,正逐渐取代传统的模拟滤波器。由于传输速率很高,成形滤波采样倍数选择通常不能太高。为减轻DAC采样压力,减小FPGA与DAC之间传输数据速率,设计基于2倍符号速率采样的数字成形滤波器并通过查找表与并行滤波相结合的方法进行实现,所占用FPGA资源明显小于3倍采样。构建测量系统进行实物测试,测试结果表明:在8PSK 700Msps符号速率(信息速率2.1Gbps)传输条件下,进行2倍采样时,星载调制器EVM达到10.3%,动态幅度不平衡0.095dB,相位不平衡2.034°,主要性能指标满足工程应用使用需求。EVM虽稍差于3倍采样,但DAC采样频率降低了1/3,减小了FPGA与DAC之间传输数据速率,进而提升了传输效率,为后续星载高速调制器研制提供了参考,在高速率传输时具有广阔的应用前景。

摘要：本文讨论了全数字接收机中插值滤波器的优化设计问题。利用插值公式的截断式导出码间串扰量的度量式，研究了其收敛特性。利用码间串扰量的度量准则，对不同的成形滤波函数研究了插值滤波器的参数优化估计及其抗时钟抖动性能。

摘要：本文采用基带数字化方案,设计了一个基于FPGA的多制式高速QAM调制器。在给出系统设计后,重点介绍了编码映射、成形滤波等单元的设计,从而形成了一个具有较强扩展性的QAM调制硬件平台,能产生多种调制方式的QAM调制中频信号,最高信息速率256Mbps,可用于高速QAM解调器的测试。

摘要：给出了一种适用于石油测井领域高速电缆遥测通信系统的全数字16QAM调制器,利用X ilinx公司Foundation软件平台,采用原理图和VHDL语言相结合的设计方法,在单片FPGA上完成了16QAM调制器的电路设计、仿真和实现,验证了该设计、实现方法的正确性和实用性.

摘要：本文根据软件无线电思想,介绍全数字π/4-DQPSK调制原理,并基于XILINX公司的ISE开发平台,采用Spar-tan-Ⅱ系列芯片详细给出编程实现π/4-DQPSK调制的全过程,实现时输入码率200Kbps,中频455KHz。基于可动态配置的FPGA的实现只需通过软件对其参数进行简单设置,就可完成对不同数据传输率、不同载波频率的π/4-DQPSK调制。

摘要：该文介绍了基于FPGA的并行数字滤波器设计方案,主要叙述了建立M×N维滤波矩阵、并行滤波运算以及滤波结果的处理等并行数字滤波过程。首先基于并行的路数M和滤波器的阶数N建立M×N维滤波矩阵X_(M×N),滤波矩阵X_(M×N)的每行与固定的滤波器系数矩阵H1×N进行相乘相加运算得到滤波的中间结果Y_(k+j+1(n)),然后经过截取有效量化位数最终得到并行滤波结果Y(n)。基于该并行数字滤波方案,设计了八路并行成形滤波器。经过实验验证,该八路并行成形滤波器实现了625Msps,QPSK调制格式的基带信号成形滤波,滤波的数据结果经过解调分析的EVM达到了0.326%。该文提出的并行数字滤波器设计方案通用性强,可以广泛应用于高速数字信号处理中。

摘要：为消除通信系统中的码间串扰,提高频带利用率,常采用平方根升余弦滤波器来实现基带信号的成形滤波处理;为实现不同符号率的信号在通信系统中的高速率传输,常采用数字信号处理中的多速率变换技术提高数字信号的采样率。采用平方根升余弦滤波器及半带、CIC、Farrow滤波器级联,基于FPGA实现了一种多速率变换模块。该模块能够实现任意倍数的上采样变换,且通过在线重载升余弦滚降系数,及CIC滤波器、Farrow滤波器上采样倍数,有效节约了FPGA内部资源。在ISE平台采用Verilog编程及IP核调用实现了该SRRC滤波及多速率变换模块,并给出了ModelSim仿真波形及实验结果,验证了其升余弦滚降及变速率特性,有效消除了码间干扰,提高频带利用率。其实现方式简单、高效。