摘要：扫描技术是一种广泛采用的结构化可测试性设计方法,是提高测试质量的有效手段.但由于扫描链及其控制逻辑可能会占到整个芯片面积的30%,因此扫描链故障导致的失效可能会达到失效总数的50%.提出一种扫描链故障确定性诊断向量生成算法:首先建立了诊断扫描链故障的电路模型,利用该模型可以采用现有固定型故障测试生成工具产生扫描链诊断向量;然后提出一种故障响应分析方法,以有效地降低候选故障对的数量,从而在保障诊断质量的前提下减少诊断向量数目,缩短了诊断过程的时间.实验结果表明,在测试诊断精确度、故障分辨率和向量生成时间方面,该算法均优于已有的扫描链诊断向量生成方法.

摘要：本文提出了多链扫描可测性设计中扫描链的构造方法．根据电路的规模、输人／输出管脚数及测试时间的要求确定扫描链个数，引人临界时间的概念，采用动态编程的方法确定每条链中的扫描触发器．采用该方法，计算速度比传统方法显著提高，同时节省了存储空间．

摘要：提出了时序电路的部分扫描法可测性设计中扫描链的构造方法，包括扫描链的选取、扫描链的排序、多链扫描设计三部分内容。采用组合等效电路的方法求测试向量，并用实例进行了验证。模拟结果表明，选取２０％～４０％的触发器至扫描链，用较少的测试向量，可达到很理想的故障覆盖率。

摘要：提出了部分扫描可测性设计中扫描链的选取方法．选取最小的触发器集至扫描链能打断电路中所有的反馈，同时使得电路成为流水线结构．采用组合电路的测试生成算法，理论上对于所有的非冗余故障可达到完全的故障覆盖率．

摘要：提出了扫描法可测性设计中扫描链的优化方法。采用交迭测试体制和区间法能快速求出最优解。对于确定的测试向量集，用该方法构造的扫描链能使电路总的测试时间最少。

摘要：本文提出了一种基于动态电流-静态电流(Iddt-Iddq)的检测方法,在电路设计阶段插入扫描链进行分区设计相结合的硬件木马检测技术,选用Can总线控制器电路作为实验电路,在电路设计阶段将电路分区并插入扫描链,然后进行流片,选用源表、专用PCB测试板、Can总线收发器搭建测试平台进行芯片实测,实测结果表明,这种检测方法可以大幅减小工艺漂移的影响并且提高硬件木马检测分辨率.

摘要：提出考虑测试功耗的扫描链划分新方法.首先为基于扫描设计电路的峰值测试功耗和平均功耗建模,得出测试功耗主要由内部节点的翻转引起的结论,因此考虑多条扫描链情况,从输入测试集中寻找相容测试单元,利用扫描单元的兼容性,并考虑布局信息,将其分配到不同的扫描链中共享测试输入向量,多扫描链的划分应用图论方法.在ISCAS89平台上的实验结果表明,有效降低了峰值测试功耗和平均测试功耗.

摘要：本文针对芯片中功耗高、测试成本较高的问题进行分析与研究,以一款乘加器为例,该乘加器可以切换在乘、加、乘加3种工作状态。在芯片设计过程中,利用统一标准格式技术实现多电压设计达到低功耗的效果,利用扫描链技术,完成可测试性设计,降低芯片的测试成本,并解决了两种技术的兼容性问题。

摘要：芯片设计解决方案供应公司微捷码（Magma）设计自动化公司日前宣布推出了具有片上扫描链压缩功能的Talus ATPG与Talus ATPGX新产品。这些先进的自动测试向量生成（ATPG）产品使设计师能明显改进测试质量，减少产品开发的周转时间并降低纳米级芯片的成本。藉由整合Talus ATPG和Talus ATPGX进入Talus的物理设计环境，微捷码设计自动化公司能够提供唯一真正实现物理相关DFT（Physically Aware DFT^TM）的IC实现流程。

摘要：微捷码（Magma）设计自动化公司发表了有片上扫描链压缩功能的Talus ATPG与Talus ATPGX。藉由整合Talus ATPG和Talus ATPGX进入Talus物理设计环境，微捷码提供真正实现物理相关DFT的IC实现流程。Talus ATPG被充分地整合入微捷码的Talus IC实现系统，并利用统一的数据模型架构来高效率地得到时间、布局、功率和其它一般ATPG工具无法获得的设计信息。