摘要：设计并讨论了一种高速CMOS全差分运算放大器。设计中采用了折叠共源共栅结构、连续时间共模反馈以及独特的偏置电路,以期达到高速及良好的稳定性。基于TSMC0.25μm CMOS工艺,仿真结果表明,在2.5V的单电源电压下,运算放大器的直流开环增益为71.9dB,单位增益带宽为495MHz(CL=0.5pF),建立时间为24ns,功耗为3.9mW。

摘要：为了得到更高的增益和更好的稳定性,采用两级放大结构和两种共模反馈环路,设计了一种基于0.18μm CMOS工艺的高性能两级全差分运算放大器。仿真结果表明,设计的运放在1.8V电源电压和5pF负载下,直流增益为97.12dB,单位增益带宽为756MHz,共模抑制比为323.24dB,相位裕度为46°。该运放可以运用于低压电路、高精度A/D转换器等。

摘要：设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.该放大器工作在3.0 V电源电压下,单端负载为2pF,采用0.18μm CMOS工艺库对电路进行仿真,结果显示该放大器的直流增益可达到112dB,单位增益带宽为1.17GHz.

摘要：采用0.18微米CMOS工艺,设计了一种应用于蓝牙的低电压折叠共源共栅低噪声放大器.采用级间匹配结构,使信号正向传输最大化,从而降低了噪声,提高增益.电源电压为1V,在工作频率2.45GHz时仿真结果显示:噪声系数为1.087dB,增益为22.535db,输入回波损耗为-30.595db,输出回波损耗为-34.132db,一分贝压缩点为-11.746dBm,功耗为10mW,且此低噪声放大器在工作区域内无条件稳定.

摘要：提出一种带负反馈的新型折叠共源共栅有源电感,对相关电路结构和参数进行了设计,分析了影响有源电感性能的各种因素。基于TSMC 0.18μm 1P6M CMOS工艺,利用CadenceSpectreRF对电路进行了仿真和优化,得到电感值最大为138nH,品质因子Q可达到59。

摘要：流水线ADC实现了高速度和高分辨率的很好折中,是目前应用最广泛的一种ADC。乘法型数模转换器作为流水线ADC的核心模块,实现了取样保持、减法和余差放大等功能。本文设计了一款应用于12 bit/50 MHz流水线ADC的乘法型数模转换器电路,最后给出仿真验证结果,并绘制出版图。

摘要：设计了一种具有高增益、大带宽的全差分折叠式共源共栅增益自举运算放大电路,适用于高速高精度流水线模数转换器余量增益电路(MDAC)的应用,增益自举运算放大器的主放大器和子放大器均采用折叠式共源共栅差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压,该放大器工作在5.0V电源电压下,单端负载为2pF,采用华润上华(CSMC)0.5μm 5VCMOS工艺对电路进行仿真测试,结果显示该运放的直流增益可达到126.3dB,单位增益带宽为316MHz。精度为0.01%时的建立时间为4.3ns。

摘要：介绍了一种使用0.35μmCMOS工艺,用于24位采样率为44.1kHz的delta-sigma音频数模转换器(DAC)芯片的内部低功耗设计;为了减少面积和功耗,采用结合了混和FIR/IIR滤波器的直接电荷转换开关电容(DCT-SC)DAC,并只使用一个运算放大器;为了降低kT/C噪声,采用DCT-SC技术;为了降低带外量化噪声使用了混和FIR/IIR后置滤波器,因为输入是数字信号,所以加入一个FIR滤波器,使用的高性能运放,采用折叠共源共栅两级结构,增大输入输出范围和CMRR、PSRR;内部DAC所达到的性能对于所设计的音频芯片来说是足够的。

摘要：设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反馈电路技术,并达到了高单位增益带宽的设计目的。基于TSMC0·25μmCMOS工艺,仿真结果表明,在2·5V的单电源电压下,运算放大器的直流开环增益为70dB,单位增益带宽为500MHz。

摘要：运算放大器是信号处理中的基础模块,是高性能混合信号数据转换器、片上系统(So C)等的重要组成部分。低功耗和高性能的基础电路模块成为系统发展的瓶颈,因此对增益和带宽增强型运算放大器的研究成为业界关注的焦点。为了研究运算放大器增益和带宽优化设计技术,实现低功耗高性能的解决方案,对电流重用技术的产生背景和技术演进作了较为详细的分析,体现了在技术进步过程中对结构的优化和改进,对高性能系统集成设计具有重要的参考意义。