摘要：指令集模拟器是计算机体系结构研究和SoC软硬件协同设计的重要工具,模拟器的性能和灵活性是影响设计和验证效率的重要因素。解释型指令集模拟器具有很好的灵活性,在操作系统等涉及到自修改代码的模拟中具有不可替代的作用。该文给出了一个高性能解释型指令集模拟器的设计,它具有很高的模拟精度和很好的灵活性;同时指令集模拟器采用了动态译码缓存等优化技术,使其具有很高的模拟性能。以ARM7指令集模拟器为实例,所提出的优化技术同样适用于其它现代RISC体系结构。

摘要：指令集模拟器是进行体系结构设计与评估及软件逆向工程开发的有利工具。该文采用解释型模拟策略,阐述可重用的指令集模拟器的实现方法。在此基础上,提出一种基于虚拟指令集的模拟技术,使之能够应用于多款处理器,同时论述了几种提高模拟效率的优化技术。

摘要：构建了基于PowerPC处理器的SoC软硬件协同验证平台。该平台使用层次化设计方法,支持TLM抽象层次的虚拟原型仿真,兼顾了仿真精度和速度的要求,并用软件编程的方法详细介绍了PowerPC体系指令集模拟器(ISS)的设计与实现方法。

摘要：指令级模拟器是处理器及嵌入式系统设计的重要工具,也是进行系统体系结构软件设计评估、系统软件设计开发及软硬件协同开发的有利工具。传统的指令集模拟器大多针对特定目标系统而设计,具有极大的目标依赖性。文章提出了一种基于插件构建技术的方法,利用插件的独立性、封闭性和利于扩展的特性,极大提高了多目标系统的开发效率。

摘要：本文介绍了一款高性能数字信号处理器(DSP)的指令集模拟器,该模拟器基于中国第一款自主研发高性能通用DSP"魂芯一号",可精确模拟DSP的周期级行为,详细介绍了指令集模拟器关键模块的设计。

摘要：文中研究和设计的指令集模拟器(Instruction Set Simulator,ISS)仿真了"中微一号"(ZW100)DSP指令系统和存储器系统行为。在现代嵌入式系统设计过程中,ISS能够在硬件原型构造出来之前,完成对处理器设计的正确性验证和性能分析工作;同时,其还可用于验证操作系统、编译器、汇编器、连接器等系统软件的正确性和各项性能指标。目前,国内外对ISS的研究主要集中在保证ISS灵活性的前提下,应用各种优化技术,提升它的指令仿真执行速度。文章在吸收借鉴目前国际上关于ISS性能优化技术的基础上,通过对仿真策略、仿真内存管理、二进制指令译码算法进一步优化,提高了ISS的整体性能。实验证明,文中提出的优化技术能够有效提升ISS的性能。

摘要：多核指令集模拟器一直是指令集模拟器的研究热点。如何有效,快速的对多核指令集进行模拟,成为了设计多核模拟器的难点。本文描述了一种基于SystemC TLM框架的多核指令集模拟技术。在利用SystemC易于建模的优点的同时克服了其模块之间串行调度的缺点,实现了基于SystemC的并行多核模拟器。

摘要：指令集模拟器是处理器、编译器以及嵌入式系统设计中的重要工具之一 .首先讨论指令集模拟器的分类及特点 ,然后阐述作者采用解释技术开发的 ARMv4指令集模拟器的实现方法 ,为了提高模拟效率 ,还讨论几种性能优化技术 .

摘要：该集成开发环境面向一款多核密码专用指令协处理器而设计,包含指令集模拟器、汇编器、调试器等功能模块,支持基于汇编语言的软件调试,支持密码算法性能评估。根据实现密码算法的特点,该集成开发环境中的密码处理引擎模拟器采用了运算指令提前译码的方式,以提高模拟器的性能。在此基础上,为了程序调试和算法性能评估的需要,采用不同的模拟策略,分别设计了指令级同步模拟器和共享数据级同步模拟器。经测试,该集成开发环境在进行算法评估时,模拟指令的速度达到了4.83 MIPS,性能评估结果与硬件仿真一致。

摘要：针对SDRAM的读写操作具有一定的流水特性,“Garfield”的 EMI(外部存储接口)设计中加入了指令缓冲(先入先出,FIFO),充分利用SDRAM的Burst模式,在处理器进行指令预取时,减少指令读取的平均等待时间。但这种方法的关键问题在于,如何选择恰当的指令缓冲深度,从而最大可能地提高整个芯片的执行效率。本文提出了一种基于软件模型来评估。首先介绍了为什么要在基于ARM7TDMI的外部存储器接口中插入指令 FIFO,及如何通过软件建模的方法,用指令集模拟器和存储子系统模型模拟真实硬件环境。然后探讨了采用什么标准去评估指令执行效率的提高,最后通过实验数据得到对SDRAM指令FIFO的性能的评估。