摘要：文章研究嵌入式系统协调设计方法,重点讨论一个完整的嵌入式系统协调设计环境———BitCoDesign构造,把嵌入式系统设计分解为系统功能描述和划分阶段、软硬件设计阶段、协同模拟阶段和软硬件综合阶段。具体阐述各设计阶段功能的实现方法,使嵌入式系统在设计初期,通过协同模拟手段验证系统的设计正确性,避免设计反复,降低开发成本。

摘要：针对SDRAM的读写操作具有一定的流水特性,“Garfield”的 EMI(外部存储接口)设计中加入了指令缓冲(先入先出,FIFO),充分利用SDRAM的Burst模式,在处理器进行指令预取时,减少指令读取的平均等待时间。但这种方法的关键问题在于,如何选择恰当的指令缓冲深度,从而最大可能地提高整个芯片的执行效率。本文提出了一种基于软件模型来评估。首先介绍了为什么要在基于ARM7TDMI的外部存储器接口中插入指令 FIFO,及如何通过软件建模的方法,用指令集模拟器和存储子系统模型模拟真实硬件环境。然后探讨了采用什么标准去评估指令执行效率的提高,最后通过实验数据得到对SDRAM指令FIFO的性能的评估。

摘要：为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。

摘要：介绍了一个嵌入式系统软硬件协同模拟验证环境，该环境以指令集模拟器和事件驱动硬件模拟器为基本框架，并由总线调度模型和总线界面模型提供软硬件模拟交互界面。重点讨论该环境中软硬件模拟器之间的接口设计与实现方法，最后给出一个嵌入式系统协同验证的应用实例。

摘要：提出了一种专用指令处理器的软硬件协同设计方法,该方法可以在设计的早期阶段对处理器进行系统探索和验证。根据椭圆曲线密码算法的特点,并按照专用指令处理器的设计原则,以椭圆曲线密码运算基本操作及运算存储特性为基础,设计了超长指令字ECC专用指令处理器的指令集结构模型。根据处理器的指令集结构模型,以指令模拟器为基础,搭建了处理器的软硬件协同验证平台,从系统设计、RTL描述和FPGA硬件原型3个不同层次对处理器进行了验证。

摘要：在基于VLIW结构的分组密码专用处理器设计过程中,研究了VLIW处理器的指令集体系结构建模技术。设计了一个指令精确的指令集模拟器,通过附加一个流水线相关及停顿统计模块,实现了周期精确的程序运行统计和流水线停顿统计。结合指令集模拟器、汇编器以及调试器,设计了一个面向VLIW处理器的辅助程序优化环境。利用模拟器和调试器来评估程序的指令级并行度以及资源占用情况,辅助程序开发者优化VLIW处理器程序,从而达到软硬件协作开发VLIW处理器指令级并行性的最终目的。

摘要：协同验证是在嵌入式系统协调设计过程中用以检验系统功能是否正确的有效手段。由于精确指令集模拟器模拟的细节多、速度慢,通常成为复杂嵌入式系统协同验证的瓶颈,因此提出使用RTOS软件模拟器和指令集模拟器相结合的多层次验证方法,提高了复杂嵌入式系统的验证速度,并通过某图像压缩系统的验证实例,说明该验证方法的有效性。

摘要：随着半导体工艺技术的发展,在SoC中实现多个处理器内核成为可能。提出一种同构的层次总线型多核SoC芯片的结构,建立了这种结构系统级模型。基于模型实现了单程序多数据(SPMD)并行程序,以不同数目处理器核数仿真执行了并行程序,得到了比较好的性能加速比,充分体现了这种层次总线型多核SoC结构的可行性和性能的优越性。

摘要：介绍一种面向处理器复杂指令系统的译码器软件模型设计方法,该设计采用平衡二叉树的数据结构存储译码表,加入指令缓存,提高指令译码速度,详细描述译码器的设计过程。

摘要：文章结合图形处理器研制需求,通过设计、实现针对统一染色阵列汇编程序的指令集模拟器(Instruction Set Simulator,ISS),在虚拟时钟精确层面仿真每条指令在目标处理硬件上的执行效果,在硬件系统开发完成前支持软件开发人员完成大部分的开发和调试工作,从而提高图形处理器的研制效率。同时,在仿真验证中,根据预测的性能分析指标,反馈并指导硬件架构的设计,提高硬件系统设计效率。