摘要：针对有实时性需求的精简指令集计算机(Reduced Instruction Set Computer,RISC)-V处理器中断响应延迟过长的问题,本文改进了中断响应中中断服务程序跳转地址计算的方式,扩展了不可屏蔽中断(Non-Maskable Interrupt,NMI)响应时的控制寄存器,提出了硬件矢量中断以及NMI相关控制寄存器扩展。硬件矢量中断提高了中断的响应速度,减少了中断响应的延迟。NMI扩展控制寄存器减少了NMI的响应延迟,减少了软件需要进行的保存现场操作。利用VCS仿真验证了中断优化的正确性以及性能。仿真结果表明,硬件矢量中断响应时间缩短了84.4%,响应速度提高为原本的6倍,NMI扩展控制寄存器减少了31个时钟周期的响应时间以及32个时钟周期的返回时间。

摘要：分析了IDE接口硬盘控制寄存器模型;论述了IDE接口硬盘的读写几项技术;给出了设计硬盘克隆软件的思想和方法,方法针对硬盘物理扇区进行读写,与硬盘上安装的具体操作系统的类型无关,并与硬盘驱动器的物理结构无关。结合C语言与汇编语言,经实际应用验证,方法简便,具有较强的实用性。

摘要：介绍了一种由微机控制的,用于核物理实验中的步进电机光电定位自动控制系统。并对硬件和软件的设计以及工作原理作了较详细的阐述。

摘要：基于IP核的SpaceWire-PCI通信卡进行通信时,没有考虑传输过程内相位失真问题,其通信效果存在实时性能低、抗干扰性差和通用性低的缺点。据此设计基于FPGA的嵌入式通信系统的通信卡,其整体架构由FPGA模块、以太网88E1111 PHY芯片、MCP2515 CAN控制器等组成。采用FIR滤波器分布式算法处理通信卡信号传输时的内相位失真问题。利用SoPC系统的NiosⅡ集成开发环境设计通信卡软件:设计初始化程序实现FPGA模块中CycloneⅢ3C25F32芯片控制寄存器的配置;设计通信程序实现通信卡中数据信息的发送和接收。实验证明,所设计通信卡通信效果具有实时性高,抗干扰性好及通用性高等优势,能够极大地提高通信效率。

摘要：在实现计算机之间传送数据方面,RS-232串行口是广泛使用的接口。本文首先论述这种接口通过软件信号交换进行异步串行数据传输的方法,这种通信方式经济实用和硬件信号交换的通信方式相比较,具有程序设计简单,不需专配硬件电路等特点。然后举例说明这种通信方式的应用。最后提出使用这种通信方式组建简易局域网的设想。

摘要：为了实现对基于FSK调制的低频标签的准确读写,设计一种功耗低、精确度高、频率范围自适应的逻辑系统。借助自顶向下的设计方法,并引入内部寄存器指令控制集对逻辑结构进行分块实现,利用软件仿真以及硬件电路验证设计的正确性,内部寄存器指令控制集可有效协调各模块之间数据流信息与控制流信息的交换,并对系统进行实时状态检测。仿真结果表明,逻辑结构实现了对基于FSK低频标签的准确读写,大大降低了功耗,同时证明了逻辑结构在实际电路中应用的可靠性。

摘要：概述:众所周知的8251A 作为通用的异步/同步接收器/发送器(USART)是为了适用于 Intet 公司的高性能微处理机系列的数据通讯而设计的。为了扩展其功能,在原有基础上,在内部装置了波特率发生器、增设了内部寄存器,使其异步通讯功能大大的改善,这就形成了今日的8250A。它广泛用于同步/异步的通讯中,具有灵活多样的功能。这里仅就其通讯功能作一个介绍,供应用时参考。

摘要：时钟是当今所有电子设备的基础，对于同步数字系统中的所有数据交换，都有一个控制寄存器的时钟。传统的方案大多使用晶体或晶振为同步系统产生时钟脉冲，而现在的同步设计中，很多设计往往需要多个时钟信号，这些时钟信号频率或相同或不同，为了适应这些需求，就产生了时钟Buffer和可编程的时钟，今天我们介绍的就是一种新型的可编程时钟芯片——Instaclock。

摘要：许多视频系统要求信号源位于离显示器一两百米以外的地方.

摘要：针对频率源远程控制难问题,介绍了一种可由单片机控制的频率合成芯片CDCE949。其中频率的变化是通过单片机运用IIC总线技术将控制数据发送到CDCE949的控制寄存器内,从而合成相应的频率值。设备具有输出频率切换快速、频率分辨率和稳定度高等性能,能较好地满足远程控制频率源的需要。