摘要：TTP/C总线作为一种具有广泛应用前景的分布式控制架构,其可靠性分析对于保证整个系统的安全运行具有重要意义。文中旨在设计一款针对TTP/C总线系统的故障注入设备及可靠性分析平台,为实际研究TTP/C总线的容错性、可靠性提供物理硬件上的支持。文中设计的故障注入设备包含物理层故障注入模块和协议层故障注入模块。该故障注入装置通过人为干扰一个正常的TTP/C通信系统的通信,从而实际考察一个TTP/C总线运行的可靠性。测试结果表明,文中所设计的故障注入装置为研究TTP/C总线协议提供了物理上的支持,也为TTP/C总线协议的可靠性理论研究提供了数据支撑。

摘要：在纳米级制造工艺下以及在航天等特殊应用场合中,可靠性将是处理器设计中的一个重要考虑因素.以龙芯1号处理器为研究对象,探讨了处理器可靠性设计中的故障注入方法,并提出了一种同时运行两个处理器RTL模型的故障注入与分析方法,可以实现连续快速的处理器仿真故障注入.在此基础上,进一步分析了龙芯1号处理器的软错误敏感性,通过快速注入大约30万个软错误,保证了分析结果具有较好的统计意义,可以有效指导后续的容错与可靠性设计.

摘要：针对故障注入仿真研究注入位置受限、平台单一等问题,结合NS2仿真平台和故障注入技术,提出故障注入通用仿真平台设计方案。该方案为系统建立层次结构模型,并以矩阵形式提供拓扑和服务能力信息,提高了故障注入仿真平台的通用性;基于系统配置信息构建故障库,降低了系统故障分析成本,并提高了故障来源的可靠性;设计四元组配置格式实现任意组合故障的注入,降低了故障注入配置的复杂性。仿真实验结果表明,基于该方案构建的仿真平台能够实现满足任意需求的目标系统仿真,并能够保证任意时间任意位置注入故障的正确性和有效性。

摘要：针对SRAM(Static Random Access Memory)型FPGA(Field Programmable GateArray)空间应用的可靠性评测问题,提出一种逐位翻转的故障注入试验方法,利用动态重配置技术,通过检测逻辑电路设计配置存储单元中的单粒子翻转敏感位数量和位置,可计算出动态翻转截面和失效率,绘出可靠度变化曲线.分别对采用TMR(Triple Modular Redundancy)防护设计的和未采用TMR防护设计的SRAM型FPGA乘法器模块进行了故障注入试验,验证了得到的敏感位位置的正确性,并计算出各自的可靠性参数和曲线.

摘要：针对现有容错计算机故障注入方法缺乏对空间环境中频发的单粒子故障模型的支持,本文提出了一种利用背板技术的软硬件协同仿真与故障注入技术,分别针对寄存器部件和存储器部件的特性,设计了多位错误的单粒子故障模型,在寄存器传输级实现了通过软件生成故障并注入到硬件设计中的软硬件协同故障注入方案,避免了在硬件设计中修改代码生成故障破坏系统完整性的问题.基于Leon2内核的故障注入实验表明,本文设计的平台为处理器容错设计提供了一个自动化、非侵入、低开销的故障注入和可靠性评估方案.

摘要：设计实现了一种自动控制故障注入设备,给出了设备的结构框图和主要模块的功能框图。阐述了该设备在设计上具有的通用性、可扩展性、无破坏性和易操作性等特点,以及对应的设计措施。利用该设备进行了故障注入试验,给出了典型故障注入的信号波形,验证了故障注入设备的可用性和效果。

摘要：随着机内测试(Built-in Test,BIT)的深入研究和广泛应用,对其验证和评价提出了迫切要求,也使这一领域成为新的研究热点.通过故障注入的方式检测BIT性能是一种有效的验证其测试性水平的方法.在综合国内外相关研究的基础上,详细分析了BIT验证和评价的重要性、迫切性及其实用价值,着重阐述了关于BIT验证和评价的故障注入系统设计方案,并给出了系统实现的总体结构框图、工作流程图、系统中各子模块的关系图以及实验数据等.在硬/软件设计实现的基础上,进行了初步的BIT验证实验,模拟一定数量的故障注入到被测电路中,用以验证BIT测试的有效性.结果表明该故障注入系统能够满足验证BIT设计指标的要求,达到了预期的初步设计目的.

摘要：为了克服电路级仿真故障注入评估软错误敏感性时烦琐费时的缺陷,提出一种将注入过程自动化的方法.使用LL(k)语法分析技术自动解析Spice网表,以自动提取故障注入目标的信息;由程序将网表自动展平,克服了多次例化的子电路无法注入单故障的问题;通过对展平后网表的遍历而自动插入表征软错误的电流源;开发了一个电路级软错误注入器HSECT-SPI,并针对ISCAS 85和ISCAS 89 Benchmark电路进行了故障注入实验,结果表明:文中方法适于自动分析单元和模块电路的软错误敏感性,并可指导高可靠集成电路的设计.

摘要：为了获取更加全面的程序失效数据以提高软件可靠性评估的准确性,提出一种面向软件可靠性评估的故障注入机制.该机制在生成故障注入方案时充分考虑了程序故障类型分布、故障空间分布、故障发生时间分布及程序输入等因素,从而能够合理地反映程序真实的失效情况.实现了故障注入方案生成器,并集成到自行开发的基于Intel PIN框架的动态软件故障注入工具软件中.为了验证所提出的故障注入机制的合理性和有效性,以TINY语言编译器、LZ77压缩程序、CRC32程序为例,分别通过测试和故障注入实验的方式收集了相应的失效数据,然后用Jelinski-Moranda模型计算得到了2组很接近的可靠性指标值.实验结果表明,基于故障注入的软件可靠性评估方法的有效性和合理性不亚于传统的基于测试的方法,故障注入方法更适用于较大规模程序的可靠性评估,采用指数分布的故障发生时间分布假设更能反映程序真实失效情况.

摘要：缓存是CPU与内存之间解决速度匹配问题的中介,文章研究了一种变组相连的缓存结构和缓存容错机制,通过基于软件的故障注入试验,结果表明该结构硬件成本小于全相连,但缓存命中率与全相连相似;故障探测率高于全相连,接近组相连,是综合性能较优的缓存结构。