限定检索结果

检索条件"主题词=数字复接器"
7 条 记 录,以下是1-10 订阅
视图:
排序:
电力载波机用数字复接器的设计
收藏 引用
《中国电力》2000年 第7期33卷 69-72页
作者:谢志远 张根保华北电力大学电子系河北保定071003 华北电力大学(北京)信息工程系北京102206 
介绍电力载波机的发展现状,分析基于语音压缩编码的话音数据的工作原理、特点以及帧结构,论述基于动态调整帧结构,实现动态数据的方法。实验证明,该性能可靠,对于实现新型电力数字载波机的国产化具有重要意义。
来源:详细信息评论
基于FPGA的E1/VC-4数字复接器的设计与实现
收藏 引用
《电子技术应用》2006年 第12期32卷 92-94页
作者:赵雷 李惠军山东大学信息科学与工程学院山东济南250100 
在分析同步数字体系中2.048Mbps支路信号E1异步映射用进VC-4的过程的基础上,对系统中各功能模块的设计原理进行了详细阐述,重点讨论了时钟/使能信号产生电路的功能及设计。最后,完成了E1/VC-4电路的设计与实现,并基于ALTERA/EP1...
来源:详细信息评论
贪婪型动态数字复接器设计与时延分析
收藏 引用
《电子设计工程》2016年 第2期24卷 142-145页
作者:石立国 王竹刚 熊蔚明 候鸿杰中国科学院空间科学与应用研究中心北京100190 中国科学院大学北京100190 
为了节省信道资源,可以将多路不同速率、不同猝发时隙的数字信源合为一路数据的异步数字复接器得到了广泛应用。为了尽最大可能降低源包数据传输时延、提高信道利用率,提出了一种贪婪型异步动态数字复接器的设计方案,并给出了各路信...
来源:详细信息评论
通信系统中基于FPGA的数字复接器设计
收藏 引用
《信息通信》2013年 第6期26卷 53-54页
作者:何跃 吴妮真贵州航天天马机电科技有限公司贵州遵义563002 
数字通信系统中为了提高数据处理能力,需要将多个低速数字信号合并成一个高速数字信号流,并将一个高速数字信号流分成多个低速数字信号。文章针对这种需求,提出了基于FPGA技术的数据来实现多个低速数字信号和一个高速数字信号...
来源:详细信息评论
基于FPGA的多路数字信号的设计
收藏 引用
《电子技术应用》2009年 第5期35卷 43-46页
作者:褚改霞 潘卫 王栋 胡文彬青海铭鑫实业有限责任公司青海西宁810005 
数字技术是现代数字通信中常用的技术。本文给出了一种采用时分用技术,基于FPGA对语音、同步数据、异步数据等多路不同等级数字信号进行设计与实现的方法,对设计与实现过程关键技术进行了详细的论述,同时对设计中需要注意...
来源:详细信息评论
电信设备及其技术
收藏 引用
《电子科技文摘》1999年 第5期 64-64页
9906195用于两个独立网的用户环路数字复接器〔刊〕/游建军//通信技术.—1998,(4).—75~78(D)9906196数字电话机电磁兼容设计〔刊〕/海涛//通信技术.—1998,(4).—67~70(D)
来源:详细信息评论
可编程分频的实现
收藏 引用
《今日电子》1999年 第11期 15-15页
作者:崔维新 孙凤杰华北电力大学 
在研制电力线载波数字复接器时,为了能确保系统稳定工作,必须要有性能可靠的时钟电路,因此利用同步MODEM本身产生的时钟,便是最佳的选择方案,但MODEM在外部14.4kHZ时钟训练结束后,随着连速率的不同,而产生28.8k、24k、19.2k、14.4kHZ...
来源:详细信息评论
聚类工具 回到顶部