摘要：锁相环器件的数字集成化,使得全数字锁相环在数字通信中得到了极为广泛的应用;传统的K模计数器构成的数字锁相环虽然实现简单,但无法同时顾及到环路锁定时间和相位抖动噪声,因此设计了一种基于FPGA的智能控制K模计数器模值的数字锁相环;该设计能够在环路工作的不同阶段自动调整K模计数器的模值大小,从而实现了在缩短环路锁定时间的同时减小相位噪声误差;实际应用结果表明,该设计在低频段的频率跟踪应用中,系统的捕获时间有明显的缩短,相位抖动噪声也得到良好的控制。

摘要：介绍了一种CPU控制的数字锁相环频率合成系统的FPGA实现方案,深入探讨了设计原理及过程,并给出了详细的仿真波形。

摘要：研究超前滞后型数字锁相环的系统原理.讨论了数字信号在3个功能模块超前滞后的原理,给出了它们在FPGA/CPLD中实现的方式,为需要全数字锁相环控制的设备提供了一种可行的电路设计方案.

摘要：针对传统锁相环的位同步方法电路设计复杂、链路适应性差等问题,提出基于数字锁相环的无人机测控链通用位同步方法。该方法将传统锁相环与内插调整鉴相方法结合,在不改变本地时钟的条件下实现了位定时时刻的调整。基于FPGA设计并实现了全数字位同步锁相环电路,通过数字电路定点仿真验证了电路的有效性及同步性能。仿真结果表明,该方法在位同步过程中所需采样点少,易于高速实现,适合在软件无线电平台上实现,且具有定时误差检测性能不受载波相位恢复影响的优点,具有一定的通用性,可应用于其他无人机测控链位同步电路中。

摘要：为解决数字锁相环基于晶体管级仿真速度慢的问题,提出一种适用于数字锁相环的快速高精度建模方法。该方法直接利用数字模块的设计代码作为输入的仿真文件,并根据Spice仿真结果用Verilog-A对模拟模块进行建模。由于Verilog设计代码能够准确的描述数字模块性能,而Verilog-A模型对模拟模块的各种电路特性都能准确模拟,因此该模型的仿真精度非常高。最终以一种数字锁相环结构为例建立数模混合模型进行仿真,验证了该设计方法的可行性和有效性。

摘要：对于确定参数的滤波器,快速的相位捕捉能力和高的噪声抑制能力是相互矛盾的。利用数字滤波器参数容易改变的特点,主要研究二阶锁相环环路中变带宽数字滤波器的设计,从而使锁相环路在初始阶段具备快速的捕捉能力和在锁定状态具备高的噪声抑制能力。对数字锁相环系统及滤波器在原理上进行了细致分析,之后给出软件实现该滤波器的算法,并用Matlab对系统进行仿真。

摘要：】论文阐述了１００ＭＨｚ数字锁相环的设计过程。用１０ＭＨｚ晶体振荡器对１００ＭＨｚ数字压控振荡器进行锁相，使１００ＭＨｚ输出信号指标得到很大改善。论文还分析了各单元电路，关键点时域波形测试。

摘要：介绍了一种采用MC145152实现的数字锁相环频率合成器,其输出频率范围为1420～1920MHz,频率步进为200kHz,相位噪声小于-90dBc/Hz,杂散抑制优于60dB,输出功率P0≥10dBm。该频率合成器在TCL-376型接力机上得以成功运用,运行稳定、可靠。

摘要：FM/FM频分制是常用的遥测体制之一。而FM遥测数据直接数字解调以便和计算机输入口相兼容更是今后的发展方向之一。本文介绍了使用数字锁相环来实现模拟FM信号直接数字解调的设计思想,讨论了环路几个主要参数的设计方法。由于数字锁相环性能良好,且实现也较容易,因此可望在数字式FM解调器中得到广泛的应用。

摘要：介绍了一种新型的数字锁相环。针对语音信号受干扰易失真的特点,设计了积分电路取代传统的微分电路进行处理,同时为了协调锁相环相位调节速度与抗干扰能力的矛盾,加入了自适应调节模块,使锁相环在具有很好的抗干扰能力的前提下,作到迅速地调节相位达到锁定状态。