摘要：数字锁相环路(DPLL)是数字相干解调技术的核心。根据锁相环理论,分析了在最小等效噪声带宽、最小相位均方误差以及最短锁定时间三种意义上的参数优化设计方案,并给出了简明的、具有一定工程指导意义的结果。该结果在应用了Intel公司解调芯片STEL-2105的系统中获得了具体应用。

摘要：分析了数字锁相环中，各环路参数对频率合成器技术指标的影响，介绍了含有微波混频单元的锁相方案。该方案可提高环路参数的一致性。

摘要：数字锁相环作为广泛应用的一种频率合成技术,相位噪声是其关键的技术指标。介绍数字锁相环的关键组成部分,从数字锁相环的相位噪声分析模型出发,阐述各组成部分对相位噪声产生的影响,并分析各部分关键指标的选型依据,然后利用仿真软件搭建仿真模型验证分析结果。为数字锁相环的设计,提高相位噪声性能提供了参考依据。

摘要：首先详细介绍了超前滞后型数字锁相环从位流数据中恢复出位时钟的原理,分析了其结构参数对于环路性能的影响并加以改进,最后在FPGA中利用VHDL语言实现。仿真结果表明,设计的方案对于受到干扰的基带数据可以稳定、快速锁定。

摘要：给出了一种适用于数字接收机的位同步数字锁相环算法。首先分析了数字锁相环的各个组成部分,详细推导了数字锁相环路中环路滤波器参数、鉴相增益等各个参数的计算公式;然后利用Matlab分别仿真了环路对输入信号相位和频率阶跃的响应,对仿真结果进行了分析。仿真结果表明,采用数字锁相环的位同步电路对输入信号的相位和频率阶跃具有较好的跟踪性能。最后说明了在环路设计中应该注意的几个问题。

摘要：针对晶闸管中频电源启动问题,设计了一种由数字锁相环构成的启动电路,它具有自动扫频启动、自动重新启动和自动跟踪负载频率的功能.经现场应用证明该电路性能稳定可靠,启动成功率高,有效地解决了其它启动电路的不足.

摘要：随着信息化社会的发展,数字锁相环越发受研发人员的重视。而相位噪声是衡量数字锁相环性能的关键技术,更是研究的重点。介绍数字锁相环的组成结构和工作原理,建立环路各个模块的相位噪声模型,从闪烁噪声和白噪声的特性入手,定性分析相位噪声的影响因素,并针对电荷泵增益和环路滤波器阻抗对锁相环电路相位噪声的影响进行了仿真,进一步验证了分析结果,为设计高性能的数字锁相环提供理论基础。

摘要：介绍了数字锁相环在汽车MP3无线发射器应用设计技术,讲述数字锁相环的设计思路,着重介绍了PLL频率合成电路、前置分频器、鉴频器/鉴相器、环路滤波器设计方法、稳频技术。通过单片机控制,实现频率自动跟踪锁定,中心频率稳定度达到预定的要求,发射频率数字化控制,性能指标达到较高的水平,输出信噪比大于50db。

摘要：为了改善数字通信系统的同步性能,保证系统工作稳定、可靠,本文对锁相环电路进行了研究,利用VHDL语言进行同步单元的全数字电路设计,并利用积分电路代替微分电路减小干扰;同时为了协调锁相环相位调节速度与抗干扰能力的矛盾,设计自动调节模块,使锁相环在具有很好的抗干扰能力的前提下,做到迅速地调节相位达到锁定状态;通过MAX+plusⅡ进行仿真,给出计算机仿真结果,验证设计的正确性。

摘要：数字锁相环(DLL)在数字信号处理中有着广泛的应用,信号处理中的时延对锁相环有着重要影响。首先给出了DLL的参数计算式,并用近似的根轨迹分析了带时延DLL的稳定条件。最后给出了DLL的参数计算时的约束式。