摘要：数字阵列雷达通常利用主阵面若干天线单元作为匿影天线,这种匿影方式简单,但只能对主天线的前向副瓣起到较好的抑制效果,对于来自主天线其他方向的干扰,尤其背向干扰,虚警率高。本文提出了一种数字阵列雷达全向匿影系统设计方法。该系统采用主阵面天线单元结合3个辅助匿影天线的全向匿影天线,匿影信号经过独立的数字接收通道处理后,经数字波束形成设备形成4路匿影波束,最后对主通道数据和匿影通道数据进行匿影判决处理。实验结果表明,该方法匿影概率高,是一种全方位抑制欺骗式脉冲干扰的有效措施。

摘要：基于数字阵列雷达的特点，提出了一种具备产生多目标、杂波以及干扰等功能的通用信号模拟器设计方案，该方案介绍了模拟器的功能组成、工作原理、工作流程以及系统模型等，在模拟雷达目标的同时，具备叠加模拟大气、杂波和干扰等环境参数的功能。该方案为数字阵列雷达系统调试、性能验证以及模拟训练等提供了有效解决手段。

摘要：针对宽带数字阵列雷达通道频率特性不一致的问题,提出一种基于频域均衡的宽带通道校正处理工程实现方法。首先,介绍了数字阵列雷达窄带校正基本方法;然后分析了宽带通道均衡原理,提出了基于频域均衡工程实现方法;最后,通过仿真对基本均衡算法进行了改进和工程数据实测验证。实测数据结果表明,该方法能有效补偿宽带数字阵列通道带内以及通道间幅相误差,显著提高了宽带波束性能,对于宽带数字阵列雷达工程设计具有较高参考价值。

摘要：根据数字阵列雷达预警搜索工作模式,结合在正弦空间中天线方向图不随扫描角变化的特点,提出了一种适用于数字阵列雷达搜索空域覆盖的波位设计方法。该方法利用三角变化和二次方程解算实现了搜索区域内波位指向的快速计算,与传统波位编排方法相比,在完成覆盖搜索空域的同时有效减少了波位数量。

摘要：大型数字阵列雷达,通常需外建高透波率的罩体,起防雨、防风以及防尘等作用。对我国北部地区,常年近一半时间处于寒冷状态,罩体外侧若有较多积雪未及时清理,或积雪融化结冰,会对电磁信号产生折射,影响雷达探测稳定性和测角精度。文章以某大型数字阵列雷达为例,分析冰雪对电波传播的作用,并通过实测数据验证罩体冰雪对测角精度的影响,为天线罩积雪防护设计提供参考。

摘要：为了提高X波段数字阵列雷达数字收发(Transceiver,T/R)组件的集成度和可维护性,该文采用模块化和集成化的设计思想,研制了一款10通道数字T/R模块。该模块与微带阵列天线直插连接,与信号处理器接口仅为一条高速双向光纤,易于系统集成和扩展。模块采用基于现场可编程门阵列(Field programmable gate array,FPGA)的中频软件无线电架构,实现了任意码长和码型的二相编码波形产生、发射数字波束形成、数字正交调制和解调、数字下变频与基带数据预处理等功能。实测结果表明模块的软件无线电功能正常,且具有低旁瓣和同时多波束形成等优越性能,远场校准后的接收波束方向图旁瓣电平优于-24.5 dB。

摘要：针对数字阵列雷达中的关键部件数字阵列模块(DAM)提出分布式供电方案,分析了DAM用电源模块的设计难点,针对DAM用电源模块的关键技术—补偿环路设计、脉冲调制输出技术和电磁兼容设计进行了详细讨论,给出了变换器的传递函数、补偿网络的选择和零极点配置方法以及储能解耦电容的设计依据,模块实验结果完全达到设计要求,充分证明了设计方法的正确性。为了实现小体积和良好的散热能力,文中介绍了模块的结构工艺和热设计。模块批量生产结果稳定可靠,证明了技术方案的有效性。

摘要：本文介绍了一套宽带全数字阵列实验系统。接收天线采用8单元线阵,工作频率为1-3 GHz,瞬时带宽为500 MHz。系统包含2个4通道高速ADC,每通道采样率为1.2 GSPS,可实现对模拟信号的射频直接采样。信号处理机基于模块化思想设计,采用OpenVPX总线。通过多级子阵进行分级处理,具备高度的可拓展性,能够很方便的拓展成更大规模数字信号处理系统。本文结合系统架构提出了一种灵活的信号处理流程并利用该系统进行了探测实验。实测数据处理结果验证了实验系统的有效性和灵活性。

摘要：对于宽带数字阵列雷达,可以利用通道均衡技术减小通道内部的幅相起伏和通道之间幅相不一致所带来的性能恶化,然而常规的方法对噪声的影响较为敏感。本文首先提出了一种宽带通道频率响应特性测试的有效方法;其次讨论了标准通道选择方法和均衡滤波器特性提取方法,进而提出了一种改进的基于傅立叶变换法的均衡滤波器系数设计方法;最后提出了噪声条件下通道均衡效果评估方法。通过对均衡结果的分析,验证了本文方法的有效性。

摘要：数字收发电路主要功能为实现模拟中频/射频信号到数字基带信号的变换以及利用数字合成方式产生模拟中频/射频信号,广泛应用于通信和雷达的收发系统中,低功耗、高集成的数字收发电路设计也一直是数字阵列雷达数字T/R组件设计中的一个关键技术。文章介绍了一种具有完全自主知识产权的单片雷达数字收发ASIC芯片的前端设计,包括芯片结构设计、各子模块设计(ADC/DAC/DDC/DDS),给出了设计及仿真结果,该芯片在SMIC 0.18微米工艺下成功流片,经测试,芯片指标达到设计要求。