摘要：提出了一种在ＦＨ／ＤＳ系统中以ＤＤＳ技术为核心，结合直接式技术构成混合快跳频频率合成器的设计方法。讨论了该方案的理论基础、跳频点分布及实际应用中截短ＲＯＭ地址，增大相位量化单位的可行性，并就由此引起的信噪比衰减和对多址工作的影响提出了解决方法。

摘要：文章介绍了一种新型实用的短波频率合成器。分析了该频率合成器的工作原理和设计注意事项，提出了具体的实施方案。

摘要：针对高灵敏度接收机对频率合成器的高技术指标要求,构建了一种融合了直接模拟、直接数字以及间接数字的频率合成技术方案,根据该方案,成功实现了频率合成器的工程研制。通过测试,频率合成器相位噪声达-112 d Bc/Hz@5 k Hz,杂散抑制优于-75 dBc,频率分辨率小于1 k Hz,10 MHz跳频时间约为13μs,满足了高灵敏度接收机对频率合成器的高技术指标要求,为高纯度频率合成器的实现提供了一条新途径。

摘要：在FPGA芯片内,数字时钟管理器(DCM)不可或缺,DCM主要完成去时钟偏移、频率综合和相位调整的功能,其分别由延迟锁相环(DLL)、数字频率合成器(DFS)以及数字相移器(DPS)三个模块来实现。对这三个模块的原理及设计进行了详细地阐述,并给出了仿真结果,该DCM电路通过了0.13μm工艺流片。测试结果表明,在低频模式下,该DCM能工作在24～230 MHz之间;在高频模式下,该DCM能工作在48～450 MHz之间,其输入及输出抖动容忍度在低频模式下能达到300 ps,在高频模式下能达到150 ps。

摘要：数控振荡器是各种数字频率合成器和数字信号发生器的核心器件,应用现场可编程器件进行数控振荡器的设计是一种新的技术。本文提出了一种基于应用硬件描述语言的数控振荡器设计方案,且经过实验仿真表明该设计达到了预期要求,并节约了硬件资源。

摘要：介绍应用CPU和现场可编程逻辑阵列 (FPGA) /复杂可编程逻辑器件 (CPLD)结合设计电子系统的优势。基于AT89C5 1单片机系统实现FLEK1 0K的在线可重配置 (ICR) ,PC机和AT89C5 1串行通信实现在线升级 ,PC机下载配置实现在线调试。采用直接数字频率合成 (DDS)技术 ,实现波形发生器。应用电子设计自动化 (EDA)技术 ,以FPGA/CPLD器件为核心 ,采用FPGA设计的DDS不仅可方便地实现各种比较复杂的调频、调相和调幅功能 ,而且具有良好的实用性。文中给出了系统的工作原理和设计方法。

摘要：介绍直接数字频率合成技术的基本原理。

摘要：介绍了直接数字频率合成器的组成及工作原理。采用了Verilog语言在Xilinx公司的XC3S400系列器件上实现该系统,并通过ISE和Matlab软件对设计进行联合仿真,验证设计的正确性。模块中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值。

摘要：介绍了直接数字频率合成器的组成及工作原理。采用Verilog语言在Altera公司的FL EX10K系列器件上实现该系统,并通过QuartusⅡ和Matlab软件对设计进行联合仿真,验证设计的正确性。模块中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值。

摘要：能在多种应用中降低功耗的HV IC；用于照明设备的大功率LED驱动控制器；小封装的ESD保护二极管阵列；新型Z201超高精度Z箔电阻；集成14bit DAC的数字频率合成器；