摘要：首先介绍“九五”期间研制的LSMPP协处理器的数据缓冲器的功能与设计 ,并从降低活动因子的角度提出了一种针对低功耗的改进 ,如果阵列的大小为N×N ,则功耗可以降低到“九五”期间方案的 1/N 然后又提出一种针对引出头的减少的改进方法 ,引出头的减少是与互连方案有关的 ,一路串行互连方案可以减少 4N个 ,两路并行互连方案可以减少 8N个 最后提出了一种新的数据缓冲器的设计方案 ,每一时刻只有一个PE的数据缓冲器是传送数据的 ,功耗降低为“九五”期间方案的 1/ (N×N) 。

摘要：本文介绍了一种用于中小型程控交换机与计费系统之间的以８０３１单片机为主控机设计的数据缓冲器，详细地介绍了系统的硬件设计；给出了设计的电路原理图和软件主要程序框图。

摘要：今天的网络,特别是城域边缘网络正在经历着重大变化。随着数据速率的持续上升,数据缓冲器设计将在优化网络性能方面扮演重要的角色。通过分析所有的设计选择,并利用现成的分立器件和可编程逻辑器件的独特性能,设计师可以用尽可能低的成本构建高性能的解决方案。

摘要：介绍了一种基于现场可编程门阵列(FPGA)和第二代双倍数据率同步动态随机存取记忆体(DDR2)的高速模数转换(ADC)采样数据缓冲器设计方法,论述了在Xilinx V5 FPGA中如何实现高速同步时钟设计和高速数据同步接收设计。

摘要：本文比较了设计ＤＲＡＭ控制器的几种方法，指出使用ＦＰＧＡ设计ＤＲＡＭ控制器的优点。并给出一个设计实例，结合其数据流特点。详细描述了使用ＦＰＧＡ设计ＤＲＡＭ控制器的方法。

摘要：描述了一种通用的多通道串行通讯接口板的设计原理.此接口板自身带有一片8031单片机和一个数据缓冲器6264,可以在不打扰主机CPU运行的条件下,由板上单片机完成数据的收发工作,且收发方式可由编程者任意约定,既节省了主机的运行时间,又增加了通讯的灵活性.此接口板适用于各种PC或PC兼容机以及其它外部设备相互之间的串行通讯.

摘要：介绍了用VHDL实现FIFO存储控制器的设计,给出了整个FIFO系统的控制原理,对控制单元作了详细的说明,并给出控制器的读、写时序图、写周期的状态图和部分编制的程序.控制器用于试验中的某数据处理模块中,运行稳定.从设计的特征看,这个控制器有一定的通用性和实用性.

摘要：电力系统谐波测量技术在电能质量监测中占有重要的地位和作用。本文论述了基于数字信号处理技术电力系统谐波测量的硬件物理实现和控制软件方面的实际开发。