摘要：针对当前分布式算法(DA)实现高阶FIR滤波器,存在硬件资源占用多和功耗高的缺点,提出一种低功耗、低面积的改进算法。在无查找表结构的基础上,将采样数据最高位从移位寄存器首先输出,部分和累加由传统的右移变为左移。其次,在数据选择器的输入端添加三态缓存器,减少了加法器的翻转次数。为验证改进算法的高效性,设计不同阶长的FIR滤波器,在ISE平台对硬件代码进行综合仿真。结果表明,改进DA算法相比传统DA算法,逻辑单元和存储器占用分别减少38.44%、83.72%,功耗降低26.12%。

摘要：用MSI实现组合逻辑函数 ,并将其设计方法融入多值逻辑系统的设计当中 。

摘要：本文用配项的方法设计组合逻辑电路。

摘要：优先编码器、译码器、数据选择器是组合逻辑电路设计常用的中规模集成电路。本研究在单个电路扩展设计的基础上,结合各个电路功能进行综合设计。由8线-3线优先编码器74LS148扩展设计16线-4线优先编码器,编码输出用发光二极管仿真验证。难度逐步增加为优先编码器74LS148、显示译码器74LS48、4线-16线译码器74LS154、3线-8线译码器74LS138、8选1数据选择器74LS151、4选1数据选择器74LS153及门电路等常用中小规模集成电路的综合实验。实验由Multisim软件仿真验证,显示直观,增强学生电路设计的兴趣和积极性,积累电路扩展应用及综合应用的经验。

摘要：7.1与非门的实现首先,来实现一个用两个开关控制一个灯的设计.期望达到的目的如表1所示.

摘要：本文叙述了用ＭＳＩ（主要是数据选择器和译码器）设计组合逻辑电路的方法，并分几种情况加以讨论．

摘要：译码器和数据选择器是常用的中规模集成组合逻辑器件，用它们可以设计任意中规模组合逻辑电路，本文将探讨设计的方法和技巧。

摘要：文章讨论几种全加器的设计,并设计了一种基于数据选择器的全加器。通过HSPICE仿真,与其他结构的全加器进行比较,结果表明基于数据选择器的全加器在功耗与速度上比其他结构的全加器有较大提高。

摘要：阐述了利用二进制译码器和数据选择器实现逻辑函数的优化设计方法 ,并举例说明其应用。

摘要：本文依据逻辑组合电路的设计思路,介绍了用8选1数据选择器74LS151设计三输入多数表决器的设计过程,并运用EWB软件对这一电路进行了仿真设计及验证,使仿真软件在电路设计及验证方面发挥了很好的作用。