摘要：无电容型低压差线性稳压器(ldo)除具有低噪声和高精度的特点外,还具有便于SoC系统集成和低应用成本的优点。与传统ldo相比,无电容型ldo无法利用输出电容的ESR补偿零点,也无法使输出电容在负载电流瞬态变化时为其提供充放电电流,从而在稳定性和瞬态特性上遇到巨大挑战。分析讨论了无电容型ldo的设计挑战;回顾了无电容型ldo在提高稳定性和改善瞬态特性上的最新研究成果。

摘要：模拟集成电路的"自顶向下"设计方法能大大提高电路设计效率。提出了一种"混合宏模型",能高效、简便地完成模拟集成电路的建模,进而指导器件级电路设计。基于"混合宏模型"的设计方法,完成了一款基于HHNEC 0.25μm标准CMOS工艺的无电容型ldo设计。

摘要：设计了一种可用于SOC片内供电的新型瞬态增强无电容型线性压差调整器电路。相对于需要由误差放大器、缓冲器和反馈网络三级结构构成的传统ldo,该设计在简单的一级单管控制结构上增加了摆率增强电路(SRE)来实现瞬态响应增强,可以更容易地进行频率补偿,在简化设计过程的同时,保证了较快的响应速度。

摘要：基于推挽式结构能提高运算放大器压摆率的特性,设计了一款静态电流低、内含推挽式AB类放大器的无电容型低压差线性稳压器（ldo）。通过优化,改善了ldo的瞬态响应性能,与传统的ldo相比,所提出的无电容型ldo的静态电流明显减小。采用SMIC 0.18μm CMOS工艺模型,利用Cadence工具对电路进行仿真验证。仿真结果表明,当输入电压为1.4~4V时,优化后ldo的输出电压为1.2 V,静态电流为5.2μA,最大负载电流达到100 mA,线性调整率为0.016%,负载调整率为0.67%,下过冲为157mV,上过冲为121mV,建立时间为1.5μs。优化后电路瞬态响应性能改善了约50%,版图面积约为0.017mm2。

摘要：基于标准0.35μm CMOS工艺,提出一种快速瞬态响应的高稳定性ldo,其中包括带瞬态增强的类密勒补偿电路。带瞬态增强的类密勒补偿方式具有补偿方便、功耗较低等优点。根据该结论,使用带瞬态增强的类密勒补偿电路可以实现ldo的快速瞬态响应和宽负载宽电压下的环路稳定。采用Cadence EDA工具Spectre进行仿真,结果表明:在整个电压和负载变化范围内,环路增益至少为60dB,相位裕度至少为75.8°,环路稳定;负载从10μA跳变至200mA(tr=1μs)时,输出上冲/下冲电压小于100 mV,建立时间为1.4μs;电源电压抑制比(PSRR)约为70dB@1kHz;负载调整率为7.75‰,线性调整率为0.7‰,静态功耗约为60μA。

摘要：低压差线性稳压器(ldo)具有低功耗、瞬态响应性能好、电源噪声抑制比高、结构简单等优势,被广泛地应用在物联网、生物医疗、便携式设备等领域。无片外负载电容型ldo无需外接大容量负载电容,易于片上集成,是当前ldo技术发展的主要方向之一。但是,随着等效电容的减小,无片外电容型ldo在设计上难以同时满足低静态电流和高瞬态响应的要求。本文基于低静态电流优先的设计思路,采用SMIC 180 nm CMOS工艺设计了一种具有双向动态偏置推挽级误差放大器的瞬态增强型无片外电容ldo,仅需微安级的静态电流即可实现高压摆率并足以驱动调整管。在此基础上,该ldo采用基于衬底偏置效应的瞬态增强电路,在无需消耗额外功率和引入旁路电容的同时,进一步降低了输出端过冲电压幅度,在实现低功耗的同时提升了整体瞬态响应性能。仿真结果表明,设计的ldo在1.2 V电源电压下可以获得稳定的1 V输出,在1 kHz下,其电源抑制比达到了-72 dB;当负载电流在50μA~100 mA区间时可实现1.69μA的静态电流、0.019 mA/mV的负载调整率、2.5μs的恢复时间和小于200 mV的过冲电压。

摘要：低压差线性稳压器(Low Dropout Regulator,ldo)电路要求低输入输出压差和高电源抑制比(Power Supply Rejection Ratio,PSRR)。本文采用前馈纹波消除电路和负电容电路实现了在低输入输出压差(≤0.2 V)条件下分别对无片外电容高电源抑制比ldo的10 KHz以下频段和1 MHz频带内的电源噪声抑制能力进行提升。此外,提出的方案还通过调整第二级误差放大器的增益,实现了级间电源噪声制约,进一步提升了电源抑制比。本文基于SMIC 55 nm工艺对提出的ldo电路进行了设计与仿真。结果表明,设计的ldo在1.8 V输入电压下可以获得稳定的1.6 V输出电压,输入输出压差≤0.2 V,在1MHz以下频段内PSRR均大于75 dB,10~100 KHz频段的积分噪声为15μV_(RMS)。此外,该ldo还实现1.43 mV/V线性调整率,负载调整率为10μV/mA,总体电路消耗静态电流为76μA。