限定检索结果

检索条件"主题词=时钟产生电路"
12 条 记 录,以下是1-10 订阅
视图:
排序:
时钟产生电路中高频生成器的分析与设计
收藏 引用
《微电子学》2008年 第2期38卷 218-221页
作者:姚丽娜湖南广播电视大学长沙410004 
分析了目前常用的高频生成器的电路结构及其优缺点,提出了一种新的高频生成器电路结构。该电路完全由数字逻辑门构成,结构简单;同时,倍频系数可达10以上;在参考时钟频率为100 MHz时,可以实现1 GHz以上输出时钟的高频输出。
来源:详细信息评论
基于CMOS工艺时钟产生电路的设计
收藏 引用
《煤炭技术》2010年 第3期29卷 54-56页
作者:张鹏南黑龙江科技学院电气与信息工程学院哈尔滨150027 
文中频率为4 MHz的时钟产生电路分别采用了环形振荡器、基于门电路的RC振荡器和基于比较器的方波发生器三种不同结构来实现。在中芯国际0.18μmCMOS工艺下,采用Spectre仿真软件分别对三种形式的振荡器进行性能仿真。通过对比它们的精度...
来源:详细信息评论
一种基于注入锁定环形振荡器的时钟产生电路
收藏 引用
《微电子学》2017年 第2期47卷 191-194页
作者:孟煦 林福江中国科学技术大学电子科学与技术系合肥230027 
提出了一种基于谐波注入锁定数控环形振荡器的时钟产生电路。采用注入锁定技术,极大地抑制了环形振荡器的相位噪声。在频率调谐环路关断的情况下,数控式振荡器可以正常工作,与需要一直工作的锁相环相比,大大节省了功耗。分析了电路的参...
来源:详细信息评论
千兆以太网卡芯片时钟产生电路的设计与实现
收藏 引用
《电子设计应用》2005年 第9期 85-87页
作者:朱全庆 张道礼 李海华华中科技大学电子科学与技术系 东华大学理学院 
本文介绍了千兆以太网卡芯片时钟产生电路的设计,包括体系结构设计、系统设计与仿真、电路设计与仿真,及版图设计。该时钟产生电路的工作电压为1.5V,经过TSMC0.13μm1P8MCMOS工艺验证,表明该电路能够满足千兆以太网卡芯片的要求。本文...
来源:详细信息评论
PCIExpress接口时钟产生电路的设计与实现
收藏 引用
《电子工程师》2005年 第6期31卷 10-12页
作者:朱全庆 张道礼 沈绪榜 李海华华中科技大学电子科学与技术系湖北省武汉市430074 华中科技大学图像识别与人工智能研究所湖北省武汉市430074 东华大学理学院上海市200050 
介绍了PCIExpress接口时钟产生电路的设计,包括体系结构设计、系统设计与仿真、电路设计与仿真、版图设计。该时钟产生电路经过TSMC0.13μm1P8MCMOS工艺验证,工作电压为1.5V。结果表明该时钟产生电路能够满足PCIExpress接口的要求。
来源:详细信息评论
万兆以太网时钟产生电路设计
收藏 引用
《电气电子教学学报》2003年 第6期25卷 36-39页
作者:王雪艳 朱恩 王志功东南大学射频与光电集成电路研究所江苏南京210096 
给出了基于 0 .2 um Ga As PHEMT工艺的 10 GHz单片频率综合器的系统模型、电路结构、性能分析、版图设计以及仿真结果 ,并简单介绍了工艺特点。整个芯片由压控振荡器、分频器、鉴相器以及低通滤波器组成。在 ADS软件下的仿真结果表明 ...
来源:详细信息评论
一种高精度时钟产生电路的设计
收藏 引用
《现代导航》2020年 第2期11卷 117-121页
作者:张琦中国电子科技集团公司第二十研究所西安710068 
通过数字逻辑校准电路模块和电流镜阵列对环形振荡器的输入电流及充放电电流进行调整与控制,设计了一种频率为2MHz的高精度时钟产生电路,其具有时钟输出稳定性高、校准速度快,且电路结构简单的特点。采用SMIC 0.18μm工艺,在不同的工艺...
来源:详细信息评论
一种用于电子标签的低功耗高精度时钟电路设计
收藏 引用
《现代电子技术》2008年 第2期31卷 54-57页
作者:沈少武 程仕意 徐斌富武汉大学物理科学与技术学院湖北武汉430072 
设计了一种适合射频电子标签的高精度时钟产生电路,在分析影响输出频率稳定性各因素的基础上,针对标签电路低功耗宽工作环境的要求,提出一种全CMOS结构带隙基准做偏置的电流受限型环形振荡器。全MOS自偏置PTAT迁移率和阈值电压互补偿带...
来源:详细信息评论
一种频率可调CMOS环形振荡器的分析与设计
收藏 引用
《电子器件》2006年 第4期29卷 1023-1026页
作者:刘皓 景为平东南大学集成电路学院 南通大学专用集成电路设计重点实验室 
给出了一个采用0.6μm CMOS工艺设计的改进结构环形振荡器,电路由RC充放电回路、施密特单元以及反相延时单元组成,结构简单,工作频率受集成电路工艺参数影响小。该电路带有使能控制端,并且通过调节少量的外部元件可以改变电路的振荡频率...
来源:详细信息评论
SOC用400~800MHz锁相环IP的设计
收藏 引用
《微电子学》2008年 第5期38卷 743-747页
作者:樊勃 戴宇杰 张小兴 吕英杰南开大学微电子研究所天津300071 
设计了一个基于锁相环结构、可应用于SOC设计的时钟产生模块。电路输出频率在400~800MHz,使用SMIC0.18μm CMOS工艺进行流片。芯片核心模块工作电压为1.8V和3.3V。根据Hajimi关于VCO中抖动(jitter)的论述,为了降低输出抖动,采用一种全...
来源:详细信息评论
聚类工具 回到顶部