摘要：为了提高ＶＨＤＬ模拟器运行速度，使用了一种基于周期算法．这种算法利用同步电路的特点，通过忽略周期内部的定时信息得到很高的模拟性能．其缺点是这种算法只适用于同步描述．在实现ＶＨＤＬ模拟器过程中，设计了基于周期算法模拟核心和事件驱动算法模拟核心，对同步描述和非同步描述分别使用不同的模拟核心模拟，体现了协同模拟概念．经过实验，可知基于周期算法可以比较显著地提高ＶＨＤＬ模拟器速度．

摘要：通过赛灵思ISE及工具行为方式深入了解TS_clk约束,在FPGA设计方案中获得高效率时序收敛。

摘要：在多cell腔的场平坦度控制处理中,最重要的算法为除法运算,而传统整数除法算法采用多次相减和移位的方法来实现,其算法存在以下缺点:相减运算消耗大量时钟即"吃时钟"、每完成一次算法所需时钟周期不固定以及此算法在实际工程中不能有效工作。针对传统整数除法器的弊端,提出一种基于现场可编程门阵列(Field-Programmable Gate Array,FPGA)的循环型不可恢复除法器。设计的循环型不可恢复除法器通过改善程序结构和优化时序,实现除法运算速度的提高和固定运算所需时钟周期的目的。此算法通过Quartus II编译和综合,以及仿真工具Model Sim的仿真验证,达到预期功能效果,同时在上海光源增强器高频数字低电平控制器中被采用,实现场平坦度稳定度在±1.3%以内,完成每次运算所需35个时钟周期,优于设计指标。

摘要：I:ntel的64位体系结构是真正的64位计算环境。传统体系结构中处理分支时,存在着时间和功能部件利用的浪费。IA-64体系结构采用了断定的技术,它通过提前运行各个分支,然后根据需要取定一个值,使得整个系统的运行速度得到提高,增加了处理器的并行处理能力。断定技术能成功地消除大部分的转移,减少错误预告。

摘要：根据H.264/AVC视频编码中分数像素运动估计(FME)的算法特点,针对视频编码系统的不同具体需求,提出了FME的4种VLSI实现结构,并对这些结构的硬件利用率和运算速度进行了对比分析。

摘要：提出并实现了一种高速缓存的V-LRU RAM单周期清零技术。运行操作系统的CPU在不同任务之间切换时,需要对V-LRU RAM清零。使用传统的计数器依次清空V-LRU RAM的各行,CPU会白白浪费很多个时钟周期。在一个时钟周期对V-LRU RAM清空,可以大大提高CPU的性能。在四路组相联的高速缓存设计中,容量为16k、8k和4k字节时,使用该技术可以将以前的256、128和64个时钟周期降低到只有1个时钟周期。基于SMIC 0.13μm工艺,实现该技术的硬件电路面积为6 312.8μm2,且高速缓存的缺失率保持在非常低的水平。这种技术同样适用于对RAM需要单周期清空的场合。

摘要：本文介绍了HDMI的技术现状,并详细介绍了基于HDMI的会议室音视频系统设计,所设计的方案已在电视会议室中得到了实际应用,并取得了良好的效果。

摘要：介绍了一种采用FPGA技术实现MPEG4ASP级视频DCT量化模块的设计方案。该模块包括二维DCT/IDCT、量化/反量化和帧内直流/交流(DC/AC)预测。用VHDL进行描述并通过模拟试验表明,该模块可在880个时钟周期内处理完一个宏块的数据,工作频率达到40MHz。文章采用全硬件实现方法,提出了各模块的硬件电路结构设计,减少了电路规模。

摘要：EM Microelectronic公司推出基于独特闪存的智能卡IC产品——EMTG30和EMTG56。该产品是为低端手机SIM卡设计的。EMTG30／56符合IS07816-3集成电路卡（智能卡）指标。存储器的灵活性是EMTG30／56的关键优势，存储器是容量分别为31KB和57KB的纯闪存。EMTG30／56具有一个硬件实现的高性能8位标准8051微控制器内核，其每时钟周期的指令处理速度是基于微码8051内核典型设计的4倍。其内部校正时钟的工作频率高达30MHZ，比需要外部时钟的设计更安全。EMTG30／56增强了其内置模拟、硬件保护的存储器分区和修改通知的安全性。其存储器结构100％可重编程。EMTG30的闪存结构是由一个31KB通用NVM组成248页的128字节。

摘要：DSP芯片具有强大的数据运算功能,充分利用芯片的硬件资源需要对基于硬件的软件进行优化。本文基于ZSP 500数字信号处理器,介绍了C语言级、汇编级代码优化的过程,详细介绍了汇编代码过程中的循环优化。代码优化前后,程序执行效率提高显著。