摘要：在PC众多的部件当中,显示卡上的显示芯片可以称得上是与CPU最有“共同语言(惺惺相惜)”的。无论是从集成晶体管的数目,还是从芯片设计的方法上,两者都有着十分惊人的相似。举个例子,1998年风风火火的nVidia Riva TNT集成了700万只晶体管,带有高达12KB的片上缓存,10GFLOPS的浮点几何处理器,每秒400亿次像素操作的流水线,并且能在一个时钟周期内处理两组像素数据。历经了1998年以Riva TNT、MatroxG200以及Voodoo Banshe等为代表的第三代显示芯片的龙虎大战。

摘要：针对目前嵌入式系统的特点,设计了一种四段流水线的堆栈型Java微处理器核。使用双口RAM作为Java栈,减小了存储资源的消耗。通过硬件在一个时钟周期内直接执行Java虚拟机(JVM)中大多数简单的算术／逻辑指令;通过微代码模拟在若干时钟周期内完成中等复杂指令处理;提供硬件陷阱机制,以支持JVM中非常复杂和面向对象指令的软件仿真。综合硬件资源和运行效率两方面的需求可灵活选择不同的指令实现方式,为Java处理器在FPGA中的移植实现提供方便。

摘要：高级加密标准(Advanced Encryption Standard,AES)算法是一种常见的对称加密算法,在其加密过程中需要进行循环轮操作,包含字节替换、行移位、列混淆和轮密钥加等。其中,在列混淆的计算过程中,输入的数据都要在左边乘一个固定的矩阵,在FPGA设计中,该步骤具有占用时钟周期长、步骤重复等特点,而在脉动阵列中,数据会按照预定的方式在脉动阵列(Systolic Array)单元里进行流动,可用于改进列混淆操作。实验结果表明,该方法的加解密速度提高了8.64%,具有较高的执行效率。

摘要：一、前言32位微处理器68020具有计算功能极强,速度快等特点,这也带来了与子系统接口的复杂性。尤其是 CPU 主存贮器(DRAM)阵列之间的接口,往往需要很多的外部支持电路,而且还要花费很大的精力去处理好 CPU 与主存贮器之间的时序配合问题。如采用普通的 MSI/LSI 逻辑电路构成的支持电路,不仅占用了系统板上的大部分空间,而且接口之间的时序很难达到设计要求,从而大大降低了系统的性能。

摘要：计算机指令系统是计算机发展中一个非常重要的研究课题,是计算机设计中的重要内容之一.指令系统的发展是伴随计算机硬件和软件的发展而演变的.RISC(精简指令系统)是继CISC(复杂指令系统)之后产生的指令系统.为了提高处理器的执行和运算速度,精简指令系统采用了各种优化技术.对这些技术进行分析和研究,对于精简指令系统的进一步发展有着重要意义,在现代高档的计算机设计中也是一个相当重要的环节.

摘要：介绍用数模转换器实现模数和数模转换两种功能的设计方案及改进措施。

摘要：YHFT -D4是一款具有分簇的 VLIW体系结构的 DSP,它有多个功能单元 ,可在单个时钟周期并行地执行多条指令。指令执行的功能单元是哪个 ,哪些指令并行执行 ,这些由编译器或程序员静态决定 ,文章给出了 YHFT- D4汇编器的设计和实现方法。

摘要：指出了全国计算机专业“微机原理、接口电路和汇编语言程序设计”教材中关于CPU总线周期时序描述的错误,并给出了正确的时序图.

摘要：CPU流水线技术是计算机CPU设计中普遍采用的一种并行处理技术。它可以提高指令的运行效率,但是其流水线相关问题是流水线执行过程中的主要障碍,会给流水线中指令序列的顺利执行带来许多不利的影响。流水线中的相关主要是结构相关和数据相关,本文重点介绍了他们的解决方法。其中数据相关较普遍,旁路技术是主要的解决方法。

摘要：本文采用自上而下的设计思想 ,用FPGA实现了自适应滤波器。自适应滤波器选择FIR滤波器结构 ,采用了改进的LMS算法 ,从而使得在同样的硬件资源下滤波的速度可提高一倍 ;本论文用VHDL编写代码 ,用MaxplusII进行编译、综合和仿真 ,FPGA器件选用ALTERA公司的FLEX10K系列 3万门的芯片 ,综合结果显示 ,所设计的自适应滤波器使用FLEX10K30的70 %的资源 ;对综合后的网表进行了仿真 ,当时钟周期取 4 0ns时 ,滤波器仍能够很好地消除噪声。