摘要：内存一直是一个被人们密切关注的话题,对它的需求总是越多越好,有些人在挑选主板时还专门选择内存槽多的买,其重要性也就可想而知了。目前市场上最为活跃的主要有以下几种类型:PC133 SDRAM、DDRSDRAM、Rambus RAM。我们先简单了解一下它们各自的特点:SDRAM是双存储体系结构,也就是有两个储存阵列,一个被CPU读取数据的时候,另一个已经做好被读取数据的准备,两者相互自动切换,使得存取效率成倍提高。DDR SDRAM实际上也可以称为(SDRAM Ⅱ),是SDRAM的扩展,可以在一个时钟周期内同时利用上升沿和下降沿进行两次数据传输,其带宽相当于SDRAM的两倍。Rambus RAM是Rambus公司开发的从芯片到芯片接口设计的新型串行结构的DRAM。它能在很高的时钟频率范围下通过一个简单的总线传送数据。Intel公司推广的Direct Rambus RAM,具有300-400MHz的工作速度。

摘要：本文介绍数字电路中的同步工作方式和设计方法,并介绍了我们借助Cadence工具进行单板时序分析,快速解决电路调试中时序问题的一个成功案例。

摘要：引言电源完整性这一概念是以信号完整性为基础的,两者的出现都源自电路开关速度的提高.当高速信号的翻转时间和系统的时钟周期可以相比时,具有分布参数的信号传输线、电源和地就和低速系统中的情况完全不同了.

摘要：以图1为例来说.每一模拟／数字转换器通道的输入信号均以每秒F5 1=1／T5）的采样速度进行采样。每一模拟／数字转换器的采样时钟均与其他采样时钟有若干相位偏移，但偏移幅度只占T5时钟周期的一小部分。若总共有M个模拟／数字转换器，以每一时钟周期作为单位计算的相位偏移可以利用以下公式计算出来：

摘要：详细介绍了由IntergratedProducts和DallasSemiconductor合作设计的微控制器MAXQ的指令系统的指令格式和特点及其主要硬件资源的特色功能 ,通过比较了几款不同型号的微控制器执行相同指定任务所需的指令字节数和时钟周期等指标 ,重点突出该款微控制器的竞争优势和发展空间及适用范围 。

摘要：本文提出的延迟锁相环结构能够提供比较宽的工作频率范围,并且可以实现延迟时间固定为一个输入时钟的周期。为了提高工作频率和避免错锁现象,该电路采用了相位选择电路和启动控制电路。这种延迟锁相环从理论上来说,工作频率范围可以达到1/(n×T_(dmax))～1/T_(dmin),T_(dmax)是延迟单元的最大延迟时间,n为延迟线中延迟单元的数目,T_(dmin)是延迟单元最小的延迟时间。设计采用了2.5V,0.25μm First Silicon CMOS工艺来实现,通过仿真测得该延迟锁相环的工作频率范围为200MHz～1GHz,并且输入和输出之间的总延时恰好为一个输入时钟周期。

摘要：物理结构基本与NV40相同与NV40相同的是R420也采用了16条Pixel渲染管线,在渲染管线上R420相对R360增加了一倍,达到16条,每条管线在每时钟周期内可完成一次纹理操作。R420在每时钟周期内像素填充率峰值可达到80亿象素。6个Vertex处理单元被集成在R420内部集成,其具备每秒7.8亿个顶点的生成能力。虽然相对R360来说,R420在顶点处理单元数量上没有翻倍,但是凭借较高的核心频率顶点生成能力还是可以达到Radeon9800的两倍左右。在显存的设计上R420相对前一代产品来说没有变化,也许ATi等到下一代产品才会把显存位宽提升到512bit。R420集成了四个64bit的显存控制器,并行达到总共256bit的位宽,其可以支持DDR、GDDR2、GDDR3显存颗粒。

摘要：5月23日，NEC在京发布了NEC Express5800／320Fa系列容错服务器的4款新品。该系列新品采用了NEC最新开发的LSI芯片硬件设计，使用对主要部件双模冗余的模式，其同步技术可以保持多个CPU和内存精确地在相同时钟周期内执行相同的指令．即使短暂的错误，系统也能够在不、司断处理和不损失数据的情况下实现快速的失效切换并恢复正常运行。[第一段]

摘要：Compaq、HP和IBM三家服务器厂商已决定通过采用一个新总线标准,以消除服务器设计中的瓶颈,这一新标准书旨在提高在服务器和桌面PC之间传输数据的PCl的速度。

摘要：ZSP540核内嵌4个MAC和6个ALU，每个时钟周期最高可处理5条指令，可以运行为其他ZSP核写的已有软件，配备***加速器，允许SoC设计工程师通过指令集扩展或者辅助协处理器嵌入实现处理器加速的性能。