摘要：该文设计了一个集成时钟恢复电路,恢复时钟的频率为125MHz。通过采用电流相减技术等补偿措施,很大程度上降低了振荡器的压控增益,从而在不影响电路性能的前提下大大地降低了芯片面积。本设计采用0.25μm标准CMOS工艺实现,有效芯片面积小于0.2mm^2,功耗仅10mW。在各种工艺角、温度以及供电电源条件下的仿真结果均表明,该电路相位偏差小于200ps,时钟抖动的峰峰值小于150ps。该文对一个采用本时钟恢复电路的100MHzPHY系统进行流片、测试,验证了时钟恢复电路能够正常工作。

摘要：设计了单片集成的超高速NRZ码时钟恢复电路,该电路采用注入同步压控振荡器结合锁相环的结构,在保持普通PLL型时钟恢复电路优点的同时,加快了锁相环的响应速度,提高了系统的稳定度。利用法国OMMIC公司的0.2μmGaAsPHEMT,制造了MMIC芯片,在输入速率为8.2Gb/s、长度为223-1伪随机序列的情况下,输出时钟的均方根抖动为1.6ps。芯片面积为1.5mm×2mm。采用-5V电源供电,功耗约为600mW。

摘要：针对数字电视机顶盒的重要功能——多节目解码对播放同步的需求,设计了一种双时钟计数器(STC)的时钟恢复电路,并在支持先进音视频编码标准(AVS)的高清解码芯片中得到实现。该电路使用主从两个STC,主STC由一个混合型的锁相环驱动,该锁相环产生的27MHz时钟同时用于产生音视频解码时钟;从STC则由一个全数字的锁相环驱动,它仅用于与展示时间戳(PTS)比较产生显示同步控制信号。同时提出了一个硬件的低通滤波算法,该算法保证了STC在稳态下追踪传输流中的节目时钟参考(PCR)的变化,并且提供稳定的时钟输出,同时有效降低了主控CPU的负荷。仿真实验结果表明,所提出的时钟恢复电路和低通滤波算法具有较好的性能和较低的计算复杂度,并有效地降低了硬件开销。

摘要：设计一种应用于SAToIP模式下的联合自适应时钟恢复机制.利用接收端的时间戳进行频率估计,恢复出上行时钟的信息.为了在相同的时间间隔内获得更高的精确度,进行了分频比的统计校正.针对消抖缓存区出现溢出或者"读空"的现象,在缓存区设定门限,进行占满偏移率的补偿.综合利用基于时间戳以及基于消抖缓存区的技术,克服了IP网络的随机时延抖动.仿真结果表明,经过该机制的恢复后的时钟信息优于相关标准的要求.通过对试验样机平台的测试,证实了本机制达到较好的业务性能.

摘要：伺服信号时钟恢复的设计对微硬盘读写通道的性能起着重要的作用,该文提出了一种基于τ因子内插时钟恢复模型用以解决基于锁相环技术的伺服信号时钟恢复存在的不足,并推导出τ因子插值滤波器系数算法。同时对比线性插值算法并给出试验测试结果,从测试结果看基于τ因子内插时钟恢复模型的谐波含量要下降一半。

摘要：介绍了全数字时钟恢复方案中采用Farrow结构高效实现内插滤波器的设计方法.提出一种计算Farrow结构内插滤波器系数的算法,使得接收机输出信号的均方误差始终最小.仿真结果表明,与传统的内插滤波器设计相比,应用本文算法的全数字同步方案提高了接收机输出均方差和输出信噪比的性能,并且降低了时钟恢复方案中内插滤波器的实现复杂度.

摘要：针对数据互联网络中多源高速并行数据实时传输的问题,提出了一种基于随路时钟恢复的多源数据光纤传输系统,详细介绍了其工作原理和设计思想。系统将现场可编程逻辑门阵列(FPGA)内部高速收发器与专用数字锁相环相结合,给出了随路时钟恢复与数据流量控制的具体实现过程。相比于现有的各类高速并行数据传输解决方案,该系统具备可软件定义的数据接入能力,也能支持更加灵活的随路时钟动态范围。同时,通过设计精简合理的帧结构,推导数据位宽与随路时钟之间的约束关系,有效提高了系统传输带宽。测试结果表明,该系统工作稳定可靠,实时传输效果好,时钟恢复精度可达100fs,扩展了串并转换与并串转换技术的应用领域。

摘要：针对通用串行总线(USB)全速设备中的常用时钟恢复方法存在精度差、成本高的问题,设计一种适用于USB全速设备的全数字时钟恢复单元。包含用于从USB总线数据中提取时间信息的模块,以及数字控制振荡器,能够克服因芯片工作条件不同而产生的不良影响。该设计采用全数字电路的设计流程,使用标准单元库进行逻辑综合和布局布线,设计结果满足USB协议要求。

摘要：7.1码型的影响测试中常常使用不同的比特码型来完成压力测试和抖动分析。每种码型都有不同的跳变密度,见图16。例如,＂101010＂的跳变密度是100%,因为每个比特都有跳变。

摘要：提出了一种快速以太网卡芯片时钟恢复电路的设计 ,包括体系结构、用于 10 0BASE TX的改进MuellerMuller算法、用于 10 0BASE FX的鉴相器以及产生多相时钟的电荷泵锁相环。该时钟产生电路经过TSMC 0 .35 μm1P5MCMOS工艺验证 ,工作电压为 3.3V。实验结果表明该时钟恢复电路能够满足以太网卡芯片的要求。