摘要：在低功耗芯片设计中,设计者已广泛采用了时钟停止的方法来解决CMOS电路动态功耗问题。为实现时钟停止功能,作者分析了多种传统时钟控制电路方案,并在此基础上提出了一种新型可综合可测试的时钟控制电路。相对于传统时钟控制电路,此种方案在降低芯片功耗的同时解决了传统时钟控制电路所带来的时钟不稳定及无法进行测试的问题。

摘要：提出的时钟控制电路,是利用单片机AT89C2051的16位定时器做成电子时钟,并利用电子时钟的精确定时作用实现了实时控制。为了能够增加控制设备的路数,本设计还利用一片74HC374锁存器芯片扩展了5个输出端口,大大提高了电路的控制功能,满足了日常生活和自动化生产中所需要的多路多时控制要求。笔者利用本系统为某单位设计了一款"学校多功能作息时间控制器"。通过近2年的运行验证,工作稳定可靠,受到了使用单位的好评。

摘要：目前已有的奇偶校验器一般是基于CMOS器件技术来构造的,具有功耗高、版图面积大等问题。而自旋电子器件是利用电子自旋来表征信息,具有超低功耗、抗辐射、非易失性等优点,适用于构建逻辑电路。鉴于此,本文根据全自旋逻辑器件构建了三输入奇偶校验器,并提出了一种时钟控制方法。与传统的CMOS器件技术构造的奇偶校验器相比,基于全自旋逻辑器件得三输入奇偶校验器在信息处理、传输和存储等过程都使用电子自旋,无需附加额外的硬件结构来进行自旋信息和电荷信息间的不断转换,有着结构简单、功耗更低等优点,将是后CMOS时代的一个重要候选者。

摘要：本文阐述了一种芯片时钟与功耗管理控制器的工作原理,进行了模块划分,采用硬件描述语言实现了设计,并利用Synopsys公司的EDA工具进行了仿真和综合。该控制器已成功应用于东南大学ASIC中心研制的嵌入式处理器芯片Garfield4Plus中,并通过了实际的流片和测试。

摘要：采用了罗克韦尔PLC设计了时钟的伺服控制系统。控制系统硬件主要采用罗克韦尔自动化公司的ControlLogix1756控制器、1756-M08SE运动模块、3个Ultra3000数字伺服驱动器和3个Y-1002伺服电机,其中时针、分针和秒针分别由一个伺服电机单独驱动。在此基础上,开发了控制程序和人机界面。系统实际运行结果表明,所设计的时钟伺服控制系统具有良好的可靠性和精度。

摘要：设计了一个基于单片机80C51的电子时钟。时钟系统通过搭建硬件平台实现模块化软件编程,完成了中断模块、显示模块、闹钟模块、时间调整等模块的设计,具有显时、调时、三组定时以及整点报时功能,同时电子钟还设计了掉电保护电路,当电源断电时能保存时钟当前定时设计的全部数据。本系统通过实际运行与测试,达到设计要求。

摘要：现如今,低功耗成为VLSI设计中主要考虑的因素。尤其在消费类电子产品,已经选择使用电池来供电(主要是锂电池)。由于电池设备(尤其是可充电池)的物理性质,使得电池无法做的很小,同时电池容量还要很大,因此低功耗优化设计就变得尤为重要。本文基于低功耗优化设计思想出发,主要对寄存器传输级时钟门进行了具体的分析。在没有启动信号的情况下使用的总线专用时钟门控(BSC)、基于阈值的时钟门控(TCG)、优化总线专用时钟门控(OBSC)。另外,通过实验对比分析得知OBSC相比于非CG电路减少了26.95%电源电路。与门隔离式给出的最大功率在减少,减少到17.67%,只有3.17%的延迟增加。最终,通过对寄存器传输级时钟门的改进,希望能够对VLSI的低功耗设计提供一定的帮助。

摘要：FPGA可编程逻辑器件的高速性能是建立在稳定可靠的时钟之上的,因此时钟管理是FPGA设计中一个非常关键的步骤。文章对FPGA内使用的时钟类型进行了分析,讨论了相近时钟源的切换控制机制;然后探讨了任意频差的不同时钟源切换的问题,利用FPGA内部的CCM(时钟控制模块)对备选时钟源的有效性进行检测,采用VHDL语言设计了不同时钟源的自动切换功能,通过QuartusⅡ软件进行功能仿真,验证了设计的可行性。

摘要：针对在空间环境半导体易发生单粒子翻转效应,分析了反熔丝FPGA在空间环境的优势,采用Actel公司的反熔丝FPGA作为多路数据采集存储系统的主控芯片,着重阐述了反熔丝FPGA在与传统FPGA在时序电路设计和时钟控制方面的不同,介绍了存储单元的电路组成及其启动、擦除接口设计,并介绍了高速数据传输接口的改进设计。

摘要：详细介绍了基于MCS-51单片机的实时内核的任务管理、任务同步机制、存储器管理、时钟控制的设计,并给出实现代码,最后详细分析了所设计内核的性能指标。