摘要：针对高速跳频通信系统的需求,设计并实现了一款工作在C波段、带宽为1 GHz、步进为3 MHz的宽带频率源。该频率源采用DDS激励PLL方案,用FPGA控制DDS实现低频段的小步进跳频,再用乒乓式锁相环进行倍频得到最终输出。采用2路DDS基准时钟来保证杂散指标,并对跳频时间和相位噪声等指标进行简单预算,得到整个系统最大跳频时间小于1μs,相位噪声优于-106 d Bc/Hz/10 k Hz,杂散优于-60 d Bc。

摘要：针对CDMA直放站对施主基站噪声电平的影响、无线直放站天线的隔离度问题、直放站的链路平衡、直放站的时延约束及直放站对搜索窗参数的影响这几个问题进行了分析,分析了产生问题的原因,并提出了相关问题的解决办法。

摘要：介绍了Si4 12 3/Si4 133W频率合成器芯片的工作原理和功能结构 ,以及在具体通信系统中以该芯片为核心的频率源的设计方法和实现过程。测试结果显示 ,该频率源相位噪声较低 ,杂散低 。

摘要：为了实现高性价比、低相噪和低杂散的数字化信号源,提出了以直接数字频率合成芯片AD 9854为核心的设计方案。系统最大限度地挖掘了AD 9854的潜力,将数字信号处理器、可编程逻辑器件和先进先出存储器与AD 9854紧密结合,输出正弦信号的最高频率为110MH z、谐波失真小于-30 dBc。能够完成调幅、调频和频移键控等调制功能。

摘要：锁相环(PLL)作为通信收发系统中重要部件之一,其相位噪声指标是影响整个通信系统性能一大关键因素。Hittite公司推出的HMC832是一款高性能、宽带、小数N分频、内部集成VCO的锁相环(PLL),具有业界领先的相位噪声和杂散性能,可最大程度降低阻塞效应,改善接收机灵敏度和发射机频谱纯度。本文介绍HMC832的基本工作原理,并提供了实际应用中相关的软硬件设计。从实测结果可以看出,该器件性能指标优异,具有良好的应用价值。

摘要：介绍一种微波再生式分频器的设计与实现。再生式分频器与数字分频器相比,它的工作频率高,相位噪声和杂散指标更为优越。设计出8GHz的微波分频电路,经过2次分频,输出信号为4GHz。实验结果表明,该微波再生式分频器输出信号比输入信号的相位噪声改善了约6dB,接近理论值,杂散指标优于-80dBc。

摘要：本文给出了一款基于DDS+PLL+混频技术的0.3～1300MHz扫频源设计,并对这种方案进行了可行性分析。该方案为DDS激励PLL的方案,用到两个锁相环。其中一路由DDS输出作为PLL的激励信号,PLL设计成N倍频环;另一路经过锁相得到固定频率信号,最终这两路信号再进行混频。针对目标市场,在考虑成本的前提下,方案保证了一定的相位噪声和杂散抑制,对输出电平平坦度做了一定的控制,同时利用DDS的高频率分辨率、容易实现程序控制等优点以及PLL很高的工作频率和良好的窄带滤波特性,实现了小步进、切换时间短的宽带扫频源。测试结果达到了预期目的,证明了方案的可行性。

摘要：直接频率合成器可以利用在军事国防等各个领域,但目前的直接频率合成器存在着运算速度慢以及噪声杂散过多的问题。为了解决这一问题文章利用改进型cordic算法结合改进型累加器技术,成功使得新型直接频率合成器的运算速度提高,杂散降低。最后文章应用xilinx公司的FPGA设计实现新型直接频率合成器,然后结合使用Matlab从杂散以及运算速度两个性能参数考证新型的直接频率合成器具有较好的噪声以及较好的运算速度。

摘要：为了解决在各种型号导引头测试时对编码信号品质和多样性的要求,提出了一种基于任意波形发生器的通用设计方法,用以实现携带编码调制信号的制导信号源。这种方法的大致思路是预先用MATLAB建立无线电修正指令的数学模型并进行仿真,并加载到高性能的任意波形发生器中,最后采用LabVIEW界面控制的方式实现了编码调制。在其他型号测试前,可以根据需要重新仿真和加载。以某种复杂无线电修正指令为例,阐述了实现步骤。新方法优化了导引头信号源的相位噪声和杂散指标,提高了导引头泄漏下能见度(SFV)测试准确度,并通过了多个型号的试验验证。

摘要：针对目前电子设备对多路低相噪点频源的小型化需求,通过对几种方案进行对比分析选定最佳方案。对输出功率、相位噪声、杂散抑制、谐波抑制、相位一致性等关键指标的实现方式进行阐述,利用仿真软件对关键电路局部仿真。最终通过实物测试,验证了方案的可行性。