摘要：可见光信道的噪声来源比较复杂,极大地影响信道中LDPC码的抗干扰性能,因此,根据可见光信道的典型特征,选择适合的LDPC编码是十分必要的。根据VLC-LDPC系统的特点,提出了一种选择构造LD-PC校验矩阵的方法,通过对校验矩阵的稳定性和稀疏度进行量化计算和对比,构造在可见光条件下,抗干扰性最强的LDPC编码,并搭建了基于FPGA的VLC-LDPC硬件测试系统。仿真和实测结果都表明,用设计的方法选取的校验矩阵构造的LDPC码在VLC通信系统中抗干扰能力更强,误码率可以达到10-6 dB,此外,还研究了码长、码率和迭代次数对VLC-LDPC系统的影响。本研究对于有效降低VLC-LDPC系统的误码率,提高通信效率,可以起到良好的辅助作用。

摘要：针对LDPC码识别过程中的稀疏校验矩阵重建问题,研究并提出了3种算法。在分析和比较LDPC码与一般分组码识别模型的基础上,将LDPC码的识别问题定义为寻找码字对偶空间下某组稀疏基的数学问题。通过以校验向量行重作为优化对象,先后设计和实现了了2-阶行间线性变换、p-阶行间线性变换、线性关系有限穷举的3种矩阵稀疏化算法,力求实现无误码条件下对适度码长长度LDPC码校验矩阵的有效重建。测试结果表明,该算法适用于包括802.16e、802.11n、DVB-S2、GJB7296、GB20600在内的多种LDPC码标准。

摘要：提出一种以硬件实现的各种条件为约束设计准循环的低密度奇偶校验码的校验矩阵方法,以简化硬件结构,采用行列交换及寻找最大平均环提升译码性能的方法。设计码长为1200的校验矩阵,对该矩阵的译码电路进行RTL实现,采用SMIC0.13μm标准CMOS工艺综合实现660Mb/s吞吐率,面积为3.1mm2,以该方法设计的矩阵可用于实现低复杂度的LDPC译码电路。

摘要：提出了一种基于置换矩阵的非规则低密度奇偶校验(LDPC)码的校验矩阵设计方法。这种新的校验矩阵的设计以单位矩阵的循环移位阵为基本单元,目的是通过对上三角矩阵进行矩阵变换、行和列的位置交换等方法减少1的个数,从而避免短环长度为4的出现。仿真结果表明,当迭代次数增大到10时,误码率曲线得到很好的改善,并且可以得到0.930码率。

摘要：基于线性代数的基本原理和线性分组码的结构特点,提出了能准确计算QC LDPC码最小汉明距离的方法,并对计算复杂度进行估计;然后针对QCLDPC码的结构特点,对其校验矩阵进行改善,以增大码字的最小汉明距离,从而得到更好的译码性能.其中,计算最小汉明距离的方法同样适用于普通的线性分组码.

摘要：借助无噪压缩感知理论和基追踪BP算法,提出了基于校验矩阵的BCH码译码方法.证明了校验矩阵H满足2 K阶约束等距性RIP.提出了重构差错图案E的压缩感知模型,设计了基于校验矩阵的BCH码译码仿真实验方案.以纠正2位错误的(15,7)和(31,21)BCH码和纠正3位错误的(15,5)和(31,16)BCH码为例,进行仿真实验,通过码字重构的成功率和误码率,分析比较了本文方法与Berlekamp(BM)迭代译码算法的译码效果.实验结果表明,基于校验矩阵的BCH码译码方法是可行和有效的.

摘要：针对目前网络会议数字评选系统无法做到既保证评审人意见的隐私性又获得安全可信的结果的问题,提出一种基于隐私计算的网络会议数字评选系统设计方案。首先,通过里所(RS)码的编码矩阵对评审数据进行秘密分享以得到秘密份额,并将每一方评审数据的哈希值作为存根交由主办方存档以防止抵赖;然后,通过编码矩阵之单调扩张矩阵对秘密份额进行协同计算以得出计票结果;最后,通过校验矩阵检查多方协同计算过程中是否有秘密份额的分享错误或篡改行为存在。理论分析与仿真实验表明,所提方案可在中小规模的网络会议数字评选系统中实现隐私计算功能。

摘要：混沌现象是一种在自然界和人类社会中存在的普遍现象.混沌运动的基本特征是运动轨道的不稳定性,表现为对初始条件的敏感依赖性,又称为蝴蝶效应.如何将混沌研究成果应用于其它领域已成为非线性科学发展的重要课题,本文探索了如何将混沌理论应用到信道编码研究中.由于交织器和校验矩阵分别对Turbo码和LDPC码的性能起着至关重要的作用,本文致力于交织器和校验矩阵的研究和设计.根据Henon混沌模型的内在随机性分别对Turbo码中的交织器和LDPC码中的校验矩阵提出了新的设计方法.仿真结果表明:与现有方法相比,基于混沌理论构造的交织器和校验矩阵可分别使Turbo码和LDPC码获得更高的增益,因而混沌方法可用于构造出好的Turbo码和LD-PC码.

摘要：为了降低准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC LDPC)码编码的复杂度,提出了一种利用近似满秩(approximate full rank,AFR)矩阵实现QC LDPC码的高效编码方案。基于有限域GF(q)乘群、加群构造出AFR校验矩阵,利用AFR矩阵可以快速得到其系统循环形式的生成矩阵。此方案不但可以实现线性化编码,而且编出的码都为系统码。仿真表明,该编码方案对于列重较小的QC LDPC码具有较好的通用性和实用价值。

摘要：LDPC码作为一种线性分组码,具备优异的纠错性能,被广泛应用在无线通信中的信道编码领域。采用QC-LDPC生成矩阵的编码方法,设计了一个支持多码率准循环低密度校验码的编码器,编码器的硬件结构由生成校验码单元(gccu)、源码暂存单元(ocsu)和控制单元(ctrl)等三个主要部分构成,ocsu通过对存储单元进行切割,采取乒乓操作,在数据对乒路原始数据进行编码的同时,将另一帧数据写入乓路,提高了编码速率;gccu实现编码的运算过程以及对生成矩阵进行预存储,通过分析各种码型生成矩阵的特点,对矩阵进行划分,提取必要生成向量进行缓存,减少资源占用;为了满足多种码型、码率的编码需求,加入配置信号,可以根据不同矩阵列块数量、块大小的不同分别选择相应数量的运算单元以及运算次数。此套编码器共支持四种码率、六种码型的编码模式,并支持后续的快速拓展。在XILINX的XC7K325tffg900 FPGA上,采用verilog语言完成了各种码率的仿真综合,同时搭建MATLAB软件模型进行验证,证明了本方案的可行性与有效性。