摘要：利用MOS管亚阈值特性,构造了输入输出均为电流信号的模拟乘法器;经过变形,设计了模拟概率计算电路。以此为基础,通过晶体管级的模拟电路设计,构造了新型的网格码模拟译码器,给出了模拟译码器的译码性能。模拟结果表明,在速度一定的条件下,与采用数字电路实现的概率译码器相比,该模拟译码器在功耗和芯片面积上至少减少了一个数量级。

摘要：利用CMOS模拟电路设计了模拟概率计算模块,并以此为基础,通过晶体管级的模拟电路设计,构造了(5,2,3)网格码完整的新型模拟概率译码器,给出了模拟译码器的译码性能。当信噪比大于4.8dB时,对于950 kHz的输入信号,输出没有错误。当输入信号为6MHz时,误码率约为10^(-4)。在5 V工作条件下,译码器功耗为2.957mW。测试结果表明,在速度一定的条件下,与采用数字电路实现的译码器相比,该模拟译码嚣的功耗和芯片面积至少减少了一个数量级。该设计方法适用于实现网格码、Turbo码以及LDPC码等的模拟译码器。

摘要：在通信系统的接收机中,解调器的输出通常是串行的"软比特"信息。利用模拟电路设计的信道译码器需要并行的数据,以实现后验概率译码计算。为了实现串并转换以及降低模拟译码器的复杂度和功耗,利用0.6μm CMOS工艺,为模拟译码器设计了新型的二级流水线结构的输入接口电路。在实现"软比特"信息串并转换的同时,具有概率分离计算功能。模拟结果表明,该电路比传统的设计方法降低了功耗和芯片面积,工作速度可达50MHz,整体功耗为304.8μW。