摘要：采用标准0.18μm CMOS工艺,设计了一种相位选择(PS)/相位插值(PI)型半速率时钟数据恢复电路。该电路主要由半速率Bang-Bang鉴相器、改进型PS/PI电路、数字滤波器和数字控制器等模块构成。改进型PS/PI电路通过两个相位选择器和两个相位插值器实现正交时钟的产生,相较于传统结构,减少了两个相位选择器,降低了复杂度和功耗。数字滤波器和数字控制器通过Verilog代码自动综合生成,降低了设计难度。Cadence仿真结果表明,输入2.5Gb/s伪随机数据时,电路在1.8μs时锁定,锁定后恢复出的时钟和数据峰峰值抖动分别为17.71ps和17.89ps,可以满足短距离I/O接口通信的需求。

摘要：基于SMIC 65nm CMOS工艺,设计并实现了一款中心频率为2.4/3.2GHz的正交锁相环。该设计针对电源噪声,压控振荡器噪声等诸多问题进行了性能优化。经充分的仿真验证,锁相环的输出频率覆盖范围为2.14-3.97G Hz,正交VCO在1M Hz处的相位噪声为-106d B c,正交时钟相位误差仅0.5度,1.2V电压供压下功耗为20m W。