摘要：为提高数据传输系统的通信准确度,提出了一种基于FPGA的并行、串行数据相互转换的汉明码数据传输系统.系统的数据发送部分对并行的原始数据进行汉明编码,PDU格式生成,以及数据并串转换的处理.通过一对I/O端口发送和接受串行数据.数据接收部分将接收到的串行数据转换成并行数据;确认得到一组完整的PDU格式数据后,如果有必要,对其进行汉明解码纠错,得到正确的原始数据.利用了Simulink分别对未采用汉明码和采用汉明码的系统进行通信仿真.仿真结果表明:采用汉明码可以降低系统9%的错误比例.

摘要：现代高效纠错码采用了迭代译码,极大地提高了系统的纠错性能,因此用迭代译码对汉明码译码系统进行了设计,并且用因子图与和积算法等现代编译码理论对汉明码的迭代译码过程进行了理论分析。实验结果表明,在加性高斯信道下,在误码率为10-3时,汉明码迭代译码较古典译码仿真结果大概提高了3 dB,同时,汉明码的迭代译码方式与最佳的枚举译码方式的性能相当,但译码复杂度有显著下降,这使得迭代译码在汉明码中的实际运用具有重要价值。

摘要：提出一种AES硬件容错设计可避免攻击者利用在AES设计环节中插入故障位实现攻击.在原有AES硬件设计中加入汉明码纠错电路,能自动纠正同一字节内的所有单比特故障,硬件仿真实验证明,故障发现率接近100%.针对不同AES设计结构和测试点配置对纠错电路的资源及速度进行了分析,实验结果表明我们提出的硬件容错设计有很强的可行性.

摘要：空间单粒子翻转现象对航天飞行器中电子设备特别是静态存储器的可靠性具有重大影响,而星载计算机的可靠运行在很大程度上依赖于系统中存储模块的可靠设计。就皮卫星星载计算机存储模块的可靠性及提高其可靠性应采取的技术进行了论述,提出了使用汉明纠错码作为星载计算机存储模块的容错控制策略,并简要描述了存储模块的硬件结构。该设计具有可靠性高、兼容性强等特点,使皮卫星满足体积小、重量轻、功耗低等工程应用要求。

摘要：为了改善星载粒子探测装置异步收发器的抗单粒子翻转性能,提出了一种基于Actel Flash FPGA的解决异步收发器抗单粒子翻转和传输过程中检错和纠错问题的高可靠设计方案。基于Actel公司的Pro ASIC Plus系列APA600 FPGA,采用汉明码(Hamming Code)和三模冗余(Triple Modular Redundancy,TMR)法相结合的方式对异步收发器进行容错设计,实现了一种新型的抗单粒子翻转电路。对于发送器模块,首先数据处理单元把发送的数据送到编码器中完成汉明码编码,之后将编码完成的数据分别发送给多数表决器中来表决得到数据送入串行发送器中,最后将并串转换的数据发送出去。对于接收器模块,通过串行接收器对接收数据进行串并转换,并将转换后的并行数据送入解码器,解码器对接收到码字进行译码,得到最终的信息数据。对设计进行误差注入仿真测试,结果表明所设计的容错异步串行收发器能够有效地容错,可以非常方便地应用到航空航天等辐射环境中,实现高可靠的系统设计。

摘要：在航天器设计中,为了减少单粒子翻转效应的影响,星载微处理器的存储单元采用检错和纠错(EDAC)设计。SPRAC V8体系的32位微处理器AT697F具备EDAC功能,能够实现对PROM、SRAM及SDRAM器件的EDAC保护。从线性分组码基础理论入手,详细分析AT697F处理器EDAC检错纠错原理,并通过AT697F的校验码生成矩阵推断出其错误图样。最后,提出一种典型的基于AT697F处理器抗单粒子翻转硬件电路设计方案,并给出地面环境下对EDAC功能的验证措施,验证设计是正确的。

摘要：在视觉测量中,经常发生椭圆中心点检测错误从而影响图像的匹配问题,甚至导致三维重建任务的失败。针对该问题,设计了1种可纠错的编码点,将信息论中的信道可纠错编码方法用于编码点的设计,基于汉明线性分组码将编码分为信息元和校验元,设计了生成矩阵和校验矩阵,同时在检测出错误时利用伴随矩阵进行纠错,最后进行译码用于三维匹配。实验表明对于只发生1个位置错误的编码可以自动的进行纠错,验证了算法的可行性。

摘要：针对某型导航计算机高可靠性的要求,提出了利用编码检错技术来完成其存储器及运算器的故障检测。详细论述了汉明码和剩余码在导航计算机故障检测中的应用方式,并建立了故障检测模型。大大提高了导航计算机系统的可靠性和容错性能。

摘要：将压缩感知理论应用于线性分组码的译码,提出差错图案E重构的压缩感知模型及校验矩阵H作为测量矩阵的构成形式和性质.将伴随式S作为测量信号,校验矩阵H作为测量矩阵,以(15,7)循环码为例,采用基追踪(BP)算法重构差错图案E的估值,并设计线性分组码译码的仿真实验方案.仿真实验结果表明,采用压缩感知理论与BP算法能较好完成线性分组码的译码.

摘要：随着通信速率的提高,有噪信道的可靠通信通过信道编码来实现。文中设计的(25,20)线性分组编译码器结合汉明码能纠正一位错误且具有编码效率较高、译码电路简单、译码延时小等优点。分析伴随式与错误图样的对应关系,采用并行处理的方式,使用硬件描述语言VHDL在Xilinx公司的Vivado2016.1环境下编程实现。通过ModelSim仿真平台验证,降低了实现的复杂度。在工程实践中将编译码器加入某实测通信系统,实现了在Artix.7系列xc7z030fbg676.1的芯片上占用较少的硬件资源实现(25,20)线性分组编译码,提高系统传输的可靠性,验证了该设计的优良性能。