摘要：针对流体系结构中VLIW代码体积对指令存储器的容量和功耗带来的问题,本文通过分析流处理器的指令特征,提出了一种新的VLIW分域压缩技术.在此基础上,本文为流体系结构设计了分布式的片上指令存储器,并提出了SIMD流水的执行模式.实验结果证明,该技术减少了38%的片外指令访存,降低约65%的片上指令存储器空间需求;分布式指令存储器减少了约37%的片上指令存储器面积,使得MASA的系统面积降低了8.92%,并降低了61%的指令存储器功耗.

摘要：流体系结构在新兴的体系结构中备受关注。鉴于多种多样的流体系结构的存在,本文提出了一个流体系结构的抽象模型。本项工作对开发应用在多种流体系结构上的可移植性具有重要意义。

摘要：面向可重构密码流处理器RCSP,设计并实现基于SystemC语言的全系统模拟器RCSPSim,提出模拟器的硬件资源建模方法、指令集及译码方案和性能统计方案,实现对RCSP处理器的高效精确模拟。RCSPSim能够准确实现密码算法,进行详细的吞吐率评测,为实际处理器开发和优化提供重要的评估和借鉴作用。在单簇(核)前提下,与其它结构的专用密码处理器相比较,RCSPSim在实现典型密码算法时具有较高的吞吐率,验证了可重构密码流体系结构的性能优势。

摘要：随着芯片上晶体管的数目日益增多,微处理器体系结构设计人员面临新的问题。如:运算单元的芯片占有率低下、带宽成为瓶颈、功耗过高等等。针对这些问题,美国斯坦福大学的***等提出了一种新型的流体系结构,其原型芯片Imagine结构非常简单,但它的性能是令人惊奇的。本文以Imagine为原型介绍流的体系结构,剖析流处理过程,并详细分析流体系结构的特点。

摘要：异构多核处理器可结合多种处理器体系结构的优势,既保留传统通用体系结构的灵活性,又拥有大量计算资源,可提供更高的峰值计算性能.YHFT64-3异构多核处理器中浮点处理部件18套,峰值计算能力强大,设计与之相匹配的存储系统是一项重大挑战.针对YHFT64-3处理器,本文提出了一种并行流层次存储结构,深入阐述了如何体现应用特点、支持并行数据流处理的存储系统的设计思想和方法,从多个层次实现对并行数据流的挖掘或捕获.测试结果表明,这种存储结构体现了应用特点,能够较好地发挥YHFT64-3处理器的性能,同频情况下(500MHz),YHFT64-3比YHFT64-2性能高2—3个数量级,与1.6GHz的Itanium2性能相当,但代价更低.

摘要：通过对分组密码算法加密特征的分析,将分组密码算法的并行性划分为分组内同操作并行性、分组内异操作并行性、分组间同操作并行性和分组间异操作并行性等四维度并行性,并根据此提出了基于Amdahl定律的分组密码四维度并行处理模型FDPM.该模型能够指导分组密码处理架构设计,为架构资源配置和并行性开发提供整体建议.以FDPM为依据,提出了一种面向分组密码的可重构流处理架构RCSA,该架构能够有效开发分组密码处理的并行性,在提高密码处理性能的同时也能提高资源利用率.通过算法映射结果分析,证明了FDPM模型的正确性与RCSA架构的高效性.

摘要：在分析多媒体基准测试程序Mediabench特征的基础上,以Imagine流处理器为例讨论了流体系结构对多媒体应用所提供的软硬件支持,并且利用流编程模型对多媒体应用中存在的流并行性进行了详细的剖析,最后通过对3个典型的多媒体应用进行流并行程序设计,在Imagine的时钟精确模拟器Isim上测试得到了多媒体应用在流体系结构上可以获得的加速性能。

摘要：流处理器作为新型高性能处理器,能够高效地处理32位流程序。但是对于64位流处理器的设计,由于VLSI技术的限制,存在着很多挑战。运算群作为流处理器的核心运算部件,在整个流处理器中起着重要作用。运算群部件设计的好坏直接关系到流处理器的性能。本文以典型的流处理器为模型,说明了64位流处理器中运算群的设计技术,并对其功能进行了模拟验证,达到了预期效果。

摘要：分析了当前主流DSP厂商和科研机构的高性能DSP产品的现状及发展趋势。将高性能DSP产品按照体系结构的不同归纳为片上多核、阵列结构、流体系结构等几类,对各类DSP的结构特点与适用领域进行了分析。基于上述分析对未来高性能DSP产品的发展趋势进行了研讨,以供相关产品设计与应用开发人员参考。