摘要：通过对运载火箭遥测数据处理进行深入仔细的分析和研究,提出了一种全新的遥测数据处理模式,解决其关键技术,为提高运载火箭整体测试效率提供有效途径。

摘要：以Lattice公司的ispLSI1032E为被测对象,设计出一套测试装置,对该芯片的性能指标和可能出现的故障进行测试。本装置只需配置三次电路和施加相应的测试向量就能对芯片进行全面的测试,提高了测试效率,实用价值很高。

摘要：作为调节和监控飞行员呼吸供给的机载设备,氧气监控器的质量关系着飞行员的生命安全,需要通过严格和可靠的测试来评估其功能和性能。为了提高氧气监控器的测试质量,文章提出了一种基于工控机的机载氧气监控器全自动化测试系统,能精确和高效地模拟飞机负压环境、机载制氧系统、极端供电条件及其所驱动电机的可变负载,并设计了扩展电路板完成氧气监控器航空插口信号到工控机的转换,辅以高精度的流量、气压、转速和扭矩传感器来实现氧气监控器综合性能测试。试验结果表明,相比于人工测试方法,该系统使测试速率提高到3.49倍,并使氧气监控器的准确率提高到100%。

摘要：针对目前排阻老化过程中电阻值测试存在的劳动效率低下、误差大、重测现象突出、成本高等问题,设计基于Lab VIEW开发平台的排阻老化过程中电阻值测试系统。系统由计算机、数字万用表、测试表笔、信号转换盒和待测排阻构成。实现了测试记录的自动化,提高了排阻测试工序的自动化程度,以及排阻老化试验电阻值的测试效率,并且能有效降低老化试验的人工成本、减少人为的失误和重测现象,具有结构简单、界面友好、操作方便、读数直观、成本低廉、开发简洁高效、灵活更新升级的特点。

摘要：测试用例自动生成技术旨在降低测试成本,与人工生成测试用例相比,它具有更高的测试效率。现有主流的测试工具对软件中的所有文件都平等对待,但是大多数情况下含有缺陷的文件只占整个软件项目的一小部分。因此,如果测试人员能针对更易存在缺陷的文件进行测试,就能极大地节省测试资源。针对以上问题,文中设计了一种基于主动学习的预测引导的自动化测试工具AutoUnit。首先对待测文件池中的所有文件进行缺陷预测,然后对最“可疑”的文件进行测试用例生成,之后将实际测试用例执行结果反馈给缺陷预测模型并更新该预测模型,最后根据召回率判断是否进入下一轮测试。此外,AutoUnit还能在含缺陷文件总数未知时,通过设置不同的目标召回率来及时停止预测引导。它能依据已测文件来预测含缺陷文件总数并计算当前召回率,判断是否停止预测引导,保证测试效率。实验分析表明,当测得相同数量的缺陷文件时,AutoUnit花费的最短时间为目前主流测试工具的70.9%,最长时间为目前主流测试工具的80.7%;当含缺陷文件总数未知且目标召回率设置为95%时,与最新版本的Evosuite相比,AutoUnit只需要检查29.7%的源代码文件就能达到相同的检测水平,且其测试时间仅为Evosuite的34.6%,极大地降低了测试成本。实验结果表明,该方法有效地提高了测试的效率。

摘要：文中提出双通道脉间变频格式外场RCS测试系统的设计方法,从波形设计、系统结构、参数设计三个方面进行分析。该系统能够提高外场RCS测试的精度,并且双通道的设计使测试效率提高一倍,具有较高的实用价值。

摘要：有效的测试用例是软件测试成功的关键，有助于提高测试效率和测试覆盖率。为了设计出有效的测试用例，测试设计者不仅要有丰富的测试经验、完备的业务知识、还应具备软件测试分析设计的能力，上述三点均是根据测试目标选择合适的测试设计模型的必要条件。

摘要：我国大多数同位素实验室,目前都采用国产ZhT—1301型(苏制1305)大型气、液、固三用质谱计做测试工作。这种仪器结构复杂,加工精密,价格昂贵,然而仪器设计上仍有许多不合理的地方。除了精度和灵敏度不够高之外,操作也非常繁琐,为此,我室在作K—Ar法同位素年龄测定时,为迅速降低本底,就采用过对气体离子源的双阴子除气法,大大提高了抽气和测试效率。最近我们又设计了固体离子源的样品插入式组合部件,在质谱计的心脏部位解决了一个换样难点,提高装样速率30倍。 ZhT—1301型质谱计工作原理如图1所示。仪器结构分两大部分,即分析部分及电学测量部分。

摘要：为了满足各种复杂的大规模FPGA设计的测试任务的需要,同时保证测试质量,提高测试效率,必须拥有专业的测试技术和流程。软件仿真可调性强,借助高性能高容量的测试软件和测试服务器,可以有效地提高测试效率,能够测试目前乃至将来一段时间大规模复杂FPGA设计,保证了设计质量和开发的成功率。

摘要：随着现代电子技术的飞速发展,系统级芯片(System on a Chip,SOC)已成为各种电子系统中的核心组件。作为一种高度集成的电路,SOC实现了许多原本需要大量独立组件才能实现的功能。在传统的电子系统中,电路的设计和制造通常是由不同的团队独立完成的,这种分离的操作方式导致了很多问题,如测试成本高、测试时间长等。为了解决这些问题,可测性设计(Design for Test,DFT)变得越来越重要。可测性设计是一种将测试纳入设计流程中的方法,它旨在提高电路的可测性,从而降低测试成本和测试时间。本文将深入探讨SOC可测性设计的优化理论,通过有效的策略和实施方法,提高测试效率并降低测试成本。