摘要：介绍了ＡＳＩＣ设计过程中测试矢量的产生与验证步骤，包括激励编写规则、波形检查、测试矢量的获得以及测试矢量的验证。

摘要：在集成电路静态老化测试中,对被测电路持续施加特殊的固定测试矢量,使被测电路产生较大的漏电功耗,有利于其早期失效的发生,获得更好地老化效果.提出一种产生最大漏电功耗的测试矢量选取方法.在被测电路中设置合适的固定故障,通过ATPG方法获取较小的备选测试矢量集合.基于门电路的故障相关输入状态,设计了一种度量指标,可用于辅助在备选测试矢量集合中搜索目标矢量.该度量指标与电路漏电功耗总体上为正相关关系,可有效降低误选测试矢量的风险.

摘要：给出了在以VHDL为硬件描述语言的 0 9μmCMOS标准单元正向设计中 ,在存在用户定制单元及ROM宏单元情况下的总体仿真方法 ,讨论了测试矢量的产生及验证。

摘要：电路的日益复杂和集成度的不断提高，测试已成为集成电路设计中费用最高、难度最大的一个环节。本文主要讨论了测试中伪随机测试矢量的生成，并提出了改进其周期的办法，从而能大大提高故障的覆盖率。最后通过硬件描述语言Verilog在QuartusⅡ软件下进行仿真，验证了其正确性。

摘要：带边界扫描技术的PC接口卡的硬件结构及开发技术。设计边界扫描产品应考虑的事项。

摘要：研究了基于时钟的数字电路可重构内建自测试(BIST)设计。BIST不通过ATE设备加载测试矢量和检测测试响应,通过内置激励电路和响应分析电路来实现。在很大程度上降低了对ATE带宽的要求。当前电路集成度高,整体测试时可观察性和可控制性不理想,测试效果不佳,因此将大规模数字电路进行划分测试,通过基于时钟的可重构BIST设计,减少电路的测试矢量数,进而减小测试功耗。通过对可重构BIST各模块进行仿真和故障模拟验证,验证了设计的可行性。

摘要：针对片上网络故障检测的需求,采用复用NoC通讯架构与边界扫描相结合的技术,实现NoC系统故障检测软件的设计.主要以NoC中SRAM、组合电路为测试对象,研究其易发故障的模型,采用易于实现且故障覆盖率高的March C+、G-F算法获得测试矢量,完成故障测试.该设计软件具有人机界面友好、操作简便的优点,可通过图形化的方法实现故障定位.在NoC系统平台上进行测试,结果表明在增加较少外围电路的情况下,即可完成对NoC系统中易发故障的检测,实现了预定功能.!

摘要：针对航空电子设备数字电路备件板在维护检测中存在效率低、风险高等问题,在分析故障诊断原理的基础上,提出了一种基于FPGA(现场可编程门阵列)技术的数字电路故障检测和诊断系统。该系统能将测试矢量同时加载于标准电路板和被测电路板,实时判断、计算被测电路板和标准电路板对应输出信号的时序关系,在线检测被测电路板是否达到性能指标。结果表明:系统集成于单片FPGA芯片,实现了SOC(片上系统)设计,为航空电子设备的数字电路板提供了高效、可靠、便捷的测试及维修平台。

摘要：提出了一种基于E语言和OVL库的功能验证解决方案,此方案可以自动产生测试矢量并确定设计缺陷的位置和严重等级。使用这种方法可以有效地缩短设计周期、降低设计成本,提高验证效率和质量。

摘要：复用数据总线作为测试传输机构的测试结构可以大大减小可测性设计的面积开销。因此 ,提出了一种针对该结构的测试包设计新方法 :通过对测试包中与测试传输机构相连的测试包单元和相连的测试包单元分别设计 ,使前者设计成可寻址的测试数据缓冲器 ,从而构建了一种复用数据总线作为测试传输机构的新测试结构。由此让该结构具备了硬件开销小 ,测试过程控制简单 。