摘要：通过一个0.18μm CMOS工艺、低功耗Sigma-Delta ADC调制器(SDM)部分的设计研究,提出了一种深亚微米下混合信号处理系统的设计方法,论述了从系统级行为验证到电路级验证的设计流程,与传统流程相比,在行为级验证中采用了SIMULINK建模方法,在电路级的验证中,提出了从宏模型验证到晶体管级细电路验证这样一种新颖的设计方案,其中所提出的宏模型以6.5%的仿真时间获得97.5%的仿真精度,晶体管级电路以此指标设计,确保其一次验证通过,提高了系统设计效率。

摘要：研究了FOD在输入、输出和电源箝位部分ESD的工作特点,在0.18μm5V EEPROM CMOS工艺下流片、测试并分析了针对输入、输出和电源箝位的三种主流的ESD保护FOD器件,通过传输线脉冲测试仪的测量,重点分析了特征尺寸对器件ESD特性的影响及其设计方法。结果表明:影响FOD的ESD性能的主要因素是沟道长度、漏极长度和漏极接触孔到有源区的距离;增加沟道长,可适当提高FOD的ESD开启电压,但是会降低ESD防护性能;增加FOD的漏极长度和漏极接触孔到有源区的距离,可以提高FOD的ESD防护性能。提出了一种新型的浮体多晶硅岛屿型FOD结构,该结构不但结构简单,而且具有良好的ESD防护性能。

摘要：本文对多晶抬高源漏（ＰＥＳＤ）ＭＯＳＦＥＴ的结构作了描述，并对深亚微米ＰＥＳＤＭＯＳ－ＦＥＴ的特性进行了模拟和研究，看到ＰＥＳＤＭＯＳＦＥＴ具有比较好的短沟道特性和亚阈值特性，其输出电流和跨导较大，且对热载流子效应的抑制能力较强，因此具有比较好的性能．给出了ＰＥＳＤＭＯＳＦＥＴ的优化设计方法．当ＭＯＳＦＥＴ尺寸缩小到深亚微米范围时。

摘要：逻辑功效法延时估算是由Sutherland I E提出的,可以在设计初期快速估算逻辑门和逻辑电路的延时,减小逻辑电路设计的难度。但是,随着深亚微米CMOS工艺的普及,短沟道效应开始影响经典逻辑功效法的正确性。为了提高逻辑功效法估算精度,提出一种考虑速度饱和效应的改进方法,该方法主要分两步:首先,考虑反相器PMOS与NMOS宽之比,精确估算反相器的延时,并归一化;然后,基于反相器的延时和速度饱和的影响,估算逻辑门的延时。仿真模型采用了美国亚利桑那州立大学的PTM 32nm、65nm、90nm和130nm的模型,45nm采用了北卡罗来纳州立大学的FreePDK的模型,结合hspice仿真。经实验数据对比,该方法对与非门延时的估算精度提高约10%。

摘要：半导体工艺的持续发展和芯片集成度的显著提高,导致芯片发热量的增大与可靠性的下降,限制了性能的进一步提升,功耗已经成为微处理器设计领域的一个关键问题.片上存储结构作为微处理器的重要组成部分,在微处理器总功耗中占据了很大的比重.Wattch为片上存储结构提供了动态功耗模拟模型,但不能反映最新的结构和工艺变化.结合CACTI中存储结构的峰值功耗估算模型,改进了Wattch中存储结构的动态功耗模拟模型,不仅扩展了模型适用的工艺范围,也反映了10年间存储结构的改进.利用改进的模型探索了片上存储结构在深亚微米工艺下的功耗.

摘要：设计了一款适用于航空航天领域的深亚微米抗辐照四路串口收发电路,重点介绍了逻辑设计、后端设计和抗辐照加固设计。电路采用0.18μm CMOS工艺加工,使用工艺加固、单元加固及电路设计加固等多层次加固技术,有效地提高了电路的抗辐照能力。

摘要：深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模的SOC,比如互连延迟(Interconnect delay)、信号完整性(SI)、电压降(IR-Drop)与电迁移(EM)、第三方IP集成,等等。应对这些问题,在后端设计流程上要有新的方法。文章以一块0.18μm工艺下200万门无线数据传输芯片的物理设计为例,介绍了其中的关键设计步骤和一些解决问题的方案,可为其他类似的设计提供参考。

摘要：根据深亚微米SOC设计的特点和需求,提出了一种新的基于模块的全芯片分层设计方法,它把系统架构、逻辑设计以及物理实现有机结合到一起。通过渐进式时序收敛完成芯片的层次规划,并最终达到一次实现芯片级的时序收敛,大大提高了深亚微米SOC设计的效率,并在实际设计之中得到了有效验证。

摘要：深亚微米CMOS电路具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,电路全芯片ESD设计已经成为设计师面临的一个新的挑战。多电源CMOS电路全芯片ESD技术研究依据工艺、器件、电路三个层次进行,对芯片ESD设计关键点进行详细分析,制定了全芯片ESD设计方案与系统架构,该方案采用SMIC0.35μm 2P4M Polycide混合信号CMOS工艺流片验证,结果为电路HBM ESD等级达到4 500 V,表明该全芯片ESD方案具有良好的ESD防护能力。

摘要：随着集成电路特征尺寸的不断缩小,器件结构越来越复杂,应用电子显微分析技术对IC的特定部位进行高空间分辨率的微结构分析,已成为IC新产品、新结构设计,新工艺开发和芯片生产质量保证的重要手段.结合深亚微米IC结构电子显微分析所涉及的FIB定位制样和TEM高分辨成像等关键技术的讨论,分析了一种新型的分立栅结构的深亚微米非挥发性闪烁存储器集成电路芯片(FlashNVMIC)的微结构特征,并从结构角度比较了其与堆叠栅结构FlashIC的性能.