文献检索-宁波市创意产业特色资源库

限定检索结果

检索条件"主题词=深亚微米CMOS"

共 2 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

视图：

排序：

深亚微米cmos IC抗噪声ESD保护电路的设计: 收藏
分享
引用; 《微电子学》2003年第5期33卷 439-442页; 作者：陈曦庄奕琪罗宏伟胡净韩孝勇西安电子科技大学微电子学研究所陕西西安710071 信息产业部电子第五研究所广东广州510610; 　cmos工艺技术缩小到深亚微米阶段,电路的静电(ESD)保护能力受到了更大的限制。因此,需要采取更加有效并且可靠的静电放电保护设计。文章提出了一种新型的ESD保护电路,以LVTSCR结构为基础,结合栅耦合技术以及抗噪声干扰技术。这种新型...; 　cmos工艺技术缩小到深亚微米阶段,电路的静电(ESD)保护能力受到了更大的限制。因此,需要采取更加有效并且可靠的静电放电保护设计。文章提出了一种新型的ESD保护电路,以LVTSCR结构为基础,结合栅耦合技术以及抗噪声干扰技术。这种新型电路即使被意外触发也不会引起闩锁效应,提高了ESD保护电路的可靠性,实现了全芯片保护。; 来源：详细信息评论

基于Cadence平台深亚微米cmos工艺设计套件开发: 收藏
分享
引用; 《电气电子教学学报》2001年第4期23卷 39-42页; 作者：谢婷婷王志功东南大学射频与光电集成电路研究所南京210096; 结合集成电路后端设计流程 ,以美国 MOSIS多项目晶圆 ( MPW)计划提供的台湾半导体制造公司 ( TSMC)的 0 .35微米 cmos工艺为例 ,对基于 Cadence平台 ,开发用于高频、高速模拟和模数混合集成电路设计的设计套件 ( Design Kit)进行了讨论。; 结合集成电路后端设计流程 ,以美国 MOSIS多项目晶圆 ( MPW)计划提供的台湾半导体制造公司 ( TSMC)的 0 .35微米 cmos工艺为例 ,对基于 Cadence平台 ,开发用于高频、高速模拟和模数混合集成电路设计的设计套件 ( Design Kit)进行了讨论。; 来源：详细信息评论

全选清除本页清除全部题录导出标记到“检索档案”

共1页<< <1> >>

聚类工具回到顶部