摘要：低压5 V/高压40 V制程广泛应用于LCD栅驱动芯片,LED驱动芯片,智能电表芯片及电源管理等产品的生产。n型埋层(nBL)加上P型外延层(P-EPI)做隔离的工艺制程已经稳定量产多年,而以深n阱代替nBL+P-EPI的工艺,不需要昂贵的EPI,同时可减少零层光刻(Zero layer),生产成本大幅降低。DnW工艺可以沿用EPI工艺的Layout设计规则,保持了EPI工艺器件的电特性,特别是高压器件的击穿电压(BV)足够满足各种对栅和漏端均需耐40V高压产品的应用需求。

摘要：基于深亚微米CMOS工艺,设计了一种采用非接触式P阱保护环来抑制边缘击穿的单光子雪崩二极管结构.采用器件仿真软件Silvaco Atlas分析了保护环间距对器件的电场分布和雪崩触发概率等特性的影响,结合物理模型计算了所设计器件的暗计数概率和光子探测效率.仿真和计算结果表明,保护环间距d=0.6μm时器件性能最优,此时击穿电压为13.5V,暗电流为10-11 A.在过偏压为2.5V时,门控模式下的暗计数概率仅为0.38%,器件在400~700nm之间具有良好的光学响应,500nm时的峰值探测效率可达39%.

摘要：基于标准0.35μm CMOS工艺设计了一种单光子雪崩二极管器件.采用p＋n阱型二极管结构,同时引进保护环与深n阱结构以提高单光子雪崩二极管性能;研究了扩散n阱保护环宽度对雪崩击穿特性的影响;对器件的电场分布、击穿特性、光子探测效率、频率响应等特性进行了分析.仿真结果表明：所设计的单光子雪崩二极管器件结构直径为10μm,扩散n阱保护环宽度为1μm时,雪崩击穿电压为13.2 V,3 dB带宽可达1.6 GHz;过偏压为1 V、2 V时最大探测效率分别高达52%和55%;在波长500~800 nm之间器件响应度较好,波长为680 nm时单位响应度峰值高达0.45 A/W.

摘要：基于0.18μm CMOS工艺技术,制作了单光子雪崩二极管,可对650~950nm波段的微弱光进行有效探测.该器件采用P^+/n阱结构,P^+层深度较深,以提高对长光波的光子探测效率与响应度;采用低掺杂深n阱增大耗尽层厚度,可以提高探测灵敏度;深n阱与衬底形成的Pn结可有效隔离衬底,降低衬底噪声;采用P阱保护环结构以预防过早边缘击穿现象.通过理论分析确定器件的基本结构参数及工艺参数,并对器件性能进行优化设计.实验结果表明,单光子雪崩二极管的窗口直径为10μm,器件的反向击穿电压为18.4V左右.用光强为0.001 W/cm^2的光照射,650nm处达到0.495A/W的响应度峰值;在2V的过偏压下,650~950nm波段范围内光子探测效率均高于30%,随着反向偏压的适当增大,探测效率有所提升.

摘要：文章采用0.18μm混合信号1P6M1.8V/3.3VCMOS工艺,介绍了一种高速直接式数字频率合成器的全定制版图设计。该芯片为数模混合信号IC,电路内部时钟频率达到1GHz。版图设计过程中采用了集成无源金属-绝缘体-金属(MIM)结构电容及深n阱技术,使用了合适的版图布局和电源、地线、时钟网络拓扑结构,最后还对芯片各模块作了版图优化设计。芯片测试结果表明芯片功能全部实现、性能良好,版图设计较好地实现了电路功能。

摘要：基于GSMC 0.18um CMOS工艺,设计了一种应用于12位ADC的全差分运算放大器。为了提高增益,在套筒式共源共栅结构上运用了增益提高技术。为了提高输入跨导,采用隔离效果更好的深n阱CMOS作为输入端,从而提升增益带宽。为了降低功耗,利用单端放大器作为辅助运放。整体电路结构简单优化。仿真结果表明,运算放大器直流开环增益大于100dB,单位增益带宽大于800MHz,相位裕度大于70°,完全满足目标ADC的性能要求,是一种新型且质量较高的运放,也可应用于其它场合。

摘要：为了降低器件的制造成本,又可以和低压器件实现自主隔离集成在一起,所以需要价格较低的普通CMOS衬底片来实现高电压的器件设计。设计研制了一种在普通CMOS的衬底片上做深n阱层光刻注入和推结深,然后生长外延层,在外延层上做器件,高压n阱作为LDMOS的漂移区做在P-外延层中,深n阱层做在P型衬底上。由于深n阱层注入推结深步骤后的热制成步骤,导致深n阱层会反扩到P-外延层,深n阱层是漏端重要组成部分,与高压n阱一样承担BVDS耐压重要功能。击穿电压的关键是高压n阱漂移区(耐压区)和深n阱层耐压区的结构。利用工艺仿真软件对高压n阱漂移区和深n阱层耐压区的不同注入剂量、长度、结深对LDMOS器件的击穿电压的影响进行了汇总,最终确认各个参量数值。