摘要：针对高速高精度模数转换器(ADC)中的高速串行接口(SerDes)发射机电路面临的信道损耗、噪声、串扰、工艺波动等非理想因素,提出了一种符合传输接口JESD204B协议要求的高速串行发射机电路结构,综合使用匹配阻抗校准、前馈均衡(FFE)和T-coil等技术来改善数据传输质量。对于现有半速率发射机结构对时钟占空比较为敏感的问题,设计了时钟占空比校准电路来稳定输出时钟的占空比。另外,文中所采用的多支路并联的源串联终端(SST)驱动器架构,有效地实现了匹配阻抗校准与前馈均衡方案的结合,大幅减小了电路复杂度和面积占用,显著降低了发射机功耗。提出的发射机电路采用28 nm CMOS工艺设计并流片,实测结果表明,在16 Gb/s的传输速率下,输出信号眼高为811 mV、眼宽约为58.8 ps,总抖动为7.35 ps,发射机功耗约为49.2 mW,能效比为3.07 pJ/bit,电路版图面积约为300×150μm^(2)。在满足协议要求的前提下,该发射机在抖动性能、能效和电路面积上具有显著优势。