摘要：本文阐述了离散余弦变换(DCT)的算法结构及其优化,并基于cadence的EDA平台,诠释了自上而下(Top-Down)的Hierarchical分层次芯片设计理念及方法。

摘要：对于规模日益增大,工作频率不断增加的高性能芯片设计,性能一直是物理设计的重点和难点。缓冲器的插入是为了最小化信号线延时,进而优化时序,提升性能。描述了使用CadenceInnovus工具建立物理设计流程,减少各步骤间的偏差。同时在此流程的基础上提出二次布局优化方法,在16nm下,通过一个高性能芯片设计验证了该流程与方法,实例结果表明,设计性能得到很大改善,其中时序优化达85.07%,该流程及方法可有效提升高性能芯片性能。

摘要：移动应用对移动处理器性能、功耗的要求不断提升。如何提高主流的ARM CPU的频率来达到提高性能的目的成为处理器物理设计的重点之一,业界的选择主要有ARM处理器优化套件(Processor Optimization Pack,以下简称POP)解决方案或是各公司的自有技术。对采用这两种方法的设计进行比较,结果显示:在28 nm工艺节点,对于4核ARM Cortex-A17的设计,采用Innovus进行物理实现,大部分功耗、性能、面积(Power、Performance、Area,以下简称PPA)指标超越基于POP解决方案的设计,证明了Innovus在高速ARM CPU设计中的优异性能。

摘要：随着当今电子行业的发展,对SoC芯片,尤其是数模混合芯片的要求越来越高。和传统的DEF/GDS数据交互方式相比,Mixed Signal Open Database(MSOA)RapidPDK可以帮助设计人员通过相同的PDK更好地完成数字工具Innovus和模拟工具Virtuoso之间的数据传递。首先描述了5 nm MSOA RapidPDK生成方式,其次使用生成的PDK实现5 nm IP物理实现,同时验证MSOA flow对5 nm设计在版图完成和交付方面的速率提升。

摘要：引言世界正处于高科技下一波快速增长的开端,DSP已经成为业界公认的、将按指数增长的技术焦点.目前,大多数DSP设计已经能在半导体生产商(如T1、ADI、Freescale等)提供的通用DSP芯片上实现.通用处理器的价格相对比较便宜,并且有高质量和廉价的编程工具、方便快速实现DSP算法的支持,但开发人员更希望在原型创建和调试过程中能进行重新编程.

摘要：数据库的并行查询技术是并行数据研究的核心内容之一。特别是在大规模数据处理方面 ,越来越展现其巨大的优势。在“九五”期间 ,我们研制了一个并行数据库管理系统原型HPPDBMS。该系统在管理邮电系统的客户信息方面发挥了重要作用。

摘要：该文提出一个面向大规模可编辑逻辑门阵列(FPGA)的开源布局布线框架OpenPARF。该框架基于深度学习工具包PyTorch实现,支持GPU大规模并行计算求解。在布局算法方面,该文设计了一种新型非对称多静电场系统,对FPGA布局问题进行建模。在布线算法方面,该文支持对FPGA可编程逻辑块(CLB)内部布线资源进行准确建模,并在大规模不规则布线资源图上进行布线,提高了异构FPGA芯片布线器的性能和效率。该文在ISPD 2016和2017 FPGA竞赛数据集和工业标准级FPGA数据集上进行了实验,结果表明该框架可减少0.4%~12.7%的布线线长,并实现两倍以上布局效率提升。

摘要：微捷码（Magma）设计自动化公司发表了有片上扫描链压缩功能的Talus ATPG与Talus ATPGX。藉由整合Talus ATPG和Talus ATPGX进入Talus物理设计环境，微捷码提供真正实现物理相关DFT的IC实现流程。Talus ATPG被充分地整合入微捷码的Talus IC实现系统，并利用统一的数据模型架构来高效率地得到时间、布局、功率和其它一般ATPG工具无法获得的设计信息。

摘要：通用量子计算机是指可以在不改变量子计算机物理组成和基本体系结构的条件下针对所有可计算问题进行量子计算及其它量子信息处理的设备.通用量子计算机的研究和制造具有重要的理论和实际意义.要达成制造通用量子计算机的目标,需要在底层量子物理设备、量子计算机体系结构、量子资源调度和上层量子程序设计语言、量子算法及量子应用软件等多方面进行努力.文中结合国内外在上述各方面研究的最新进展以及作者自身的研究结果,从计算机系统的角度为通用量子计算机的研究和制造绘制一幅蓝图,并详细阐述了其中的困难与努力方向.

摘要：针对现有断路器检修技术中检修时间长、操作复杂、安全性低等问题,设计了一种新型的通用多功能断路器检修小车。该装置能够实现升降取放断路器、断路器底盘车直接翻转等功能,并且适用于不同型号的断路器。对该装置的结构进行了分析并进行实验验证,证明该装置能够满足断路器检修的载荷要求以及功能预期。通过制作实体装置并应用,实测数据表明:该装置能够有效地缩短断路器的检修时间,提升检修的安全性及检修效率。