摘要：以低压条形VUMOSFET单胞为例,系统分析VUMOSFET特征导通电阻(Ron)的各个构成部分。重点定性分析了特征导通电阻与器件的横向和纵向结构参数的关系。通过分析和仿真计算,得出条形VUMOSFET单胞设计的优化原则,并给出具体解析表达式。

摘要：介绍一种双外延绝缘体上硅(silicon on insulator,SOI)结构的沟槽阳极横向绝缘栅双极型晶体管(trenchanode lateral insulated-gate bipolar transistor,TA-LIGBT).沟槽阳极结构使电流在N型薄外延区几乎均匀分布,并减小了元胞面积;双外延结构使漂移区耗尽层展宽,实现了薄外延层上高耐压低导通压降器件的设计.通过器件建模与仿真得到最佳TA-LIGBT的结构参数和模拟特性曲线,所设计器件击穿电压大于500 V,栅源电压Vgs=10 V时导通压降为0.2 V,特征导通电阻为123.6 mΩ.cm2.

摘要：为了实现能源的高效利用,通过减小器件的导通电阻和栅漏电容来降低MOSFET的功耗一直是功率电子学的研究热点,但二者存在折衷关系.碳化硅的材料优势使碳化硅MOSFET更适合高频应用,在不过多增大导通电阻的情况下,减小栅漏电容以降低器件在高频应用中的动态功耗是本文的设计重点.提出了一种带有沟槽型源端和N型包裹区的碳化硅沟槽MOSFET结构,被称为槽源N包裹型(Trench Source With N-type,TSN)器件,通过将栅漏电容转换为栅源和漏源电容串联的形式,在维持MOSFET的导通电阻不过多增大的前提下,降低了栅漏电容.介绍了TSN碳化硅沟槽MOSFET器件结构和制备工艺流程,通过TCAD仿真对栅沟槽深度、N型包裹区的掺杂浓度和宽度、P+型埋层的垂直注入和横向注入深度、源极槽深度进行了优化设计.仿真结果表明,器件的击穿电压达到1420 V,特征导通电阻为3.1mΩ·cm^(2),特征栅漏电容为12.4pF·cm^(-2)。在与常规UMOS结构近似相等的击穿电压下,虽然特征导通电阻略有增大,但特征栅漏电容明显降低,这两项参数的乘积降低了78.9%.

摘要：文章以正方形单胞为例,较系统地分析了VDMOSFET的特征导通电阻与结构参数之间的关系。重点讨论了N沟道VDMOSFET的P?体扩散区结深Xjp?和栅氧化物厚度Tox对器件特征导通电阻RonA的影响。首次给出了多晶硅窗口区尺寸PW和多晶区尺寸PT的最佳化设计比例PW/PT与Xjp?和Tox的关系。最后阐述了器件的最佳化设计思想。

摘要：设计了一款VDMOS器件的元胞结构,采用半超结结构模型.传统VDMOS结构的导通电阻会随着击穿电压的增长而增长,而半超结结构可以缓和两者之间的矛盾.通过调节工艺条件,经过三次外延注入生长形成P柱,并采用增大外延层浓度和改善电荷平衡的方式,来达到减小元胞结构的特征导通电阻和提高击穿电压的目的.最终实现了1 005V的耐压,特征导通电阻102.91mΩ*cm2,栅漏电容5.65pF/cm2,阈值电压3.45V的元胞结构,降低了超结结构的工艺难度,并获得较优的性能.

摘要：把多个侧壁阶梯氧化层应用于分离栅沟槽MOSFET(Split-Gate Trench MOSFET,SGT结构),并把改进的结构称为多阶梯侧壁氧化层分离栅沟槽MOSFET(Multi-Step Sidewall Oxides Split-Gate Trench MOSFET,MSO结构),之后介绍了MSO结构的器件结构和制备工艺,重点借助TCAD仿真软件对MSO结构的外延层掺杂浓度、顶部侧氧厚度与底部侧氧厚度进行优化,最终仿真得到击穿电压为126V,特征导通电阻为30.76mΩ·mm^2和特征栅漏电荷为0.351nC·mm^(-2)的MSO结构.在近似相等的击穿电压下,与传统SGT结构相比,MSO结构的特征导通电阻及特征栅漏电荷均有所降低,这两项参数综合反映器件的优值(FOM=Qgd,sp×RonA)降低了39.6%.

摘要：为了进一步降低器件的导通电阻,提出了一种新型的ACCUFET结构——栅增强功率ACCUFET(GE-ACCUFET)。这种器件同时具有普通ACCUFET和GE-UMOS的优点,而且导通电阻比这两种器件都要低。设计了一个击穿电压约106 V,导通电阻为2.18×10-4Ω.cm2的栅增强型功率ACCUFET器件(GE-ACCUFET)。将这种新型器件与GE-UMOS、普通ACCUFET进行对比,并进一步研究器件的结构参数对器件性能的影响。通过ATLAS仿真软件的建模仿真得到的数据显示,新型器件的导通电阻与GE-UMOS、普通ACCUFET相比,均有大幅度的降低。仿真还得到了器件导通电阻和击穿电压与结构参数H,D,α的函数关系,这对器件的生产制造有一定的指导作用。

摘要：为了降低屏蔽栅沟槽型(SGT,Shield Gate Trench)MOSFET的导通电阻、提高器件的品质因数,通常使用增加屏蔽栅沟槽深度和密度的方法,但是在刻蚀高密度深沟槽时会使晶圆产生严重的翘曲现象。因此,提出一种100 V具有子沟槽(ST,Sub-Trench)的SGT(ST-SGT)器件结构。在相邻的主沟槽间插入子沟槽后,显著降低了器件栅极附近的电场峰值,避免栅氧化层出现过早击穿,同时较浅的子沟槽提升了外延层纵向电场分布的均匀性,改善了高密度深沟槽带来的晶圆翘曲问题。通过使用Sentaurus TCAD仿真软件,调节子沟槽深度和上层外延层电阻率两个重要参数,对ST-SGT进行优化设计。结果表明,当子沟槽深度为2.5μm、上层外延电阻率为0.23Ω·cm时,对应的ST-SGT的品质因数(FOM,Figure of Merit)最大,此时击穿电压为135.8 V,特征导通电阻为41.4 mΩ·mm^(2)。优化后的ST-SGT与传统SGT相比,其FOM提高了19.6%。

摘要：主要研究高压VDMOS器件的设计方法.理论分析了VDMOS结构参数与其主要性能的关系.按700V VDMOS器件击穿电压和导通电阻的设计要求给出基本的结构参数,并在此基础上通过数值模拟的方法进行优化.重点讨论外延电阻率及厚度,栅的长度和PBODY结深对VDMOS器件BV和Rdson的影响,最终得到了满足器件设计要求的最佳结构参数.同时还分析了集成电路中的VDMOS与普通分立VDMOS器件在器件结构设计上的主要差别.

摘要：以正方形单胞为例,较系统的分析了VDMOSFET的物理机制及其工作原理,并通过大量计算找出多晶硅窗口区尺寸Lw和多晶硅尺寸Lp的最佳设计比例,阐述了器件的最佳化设计思想.