摘要：循环冗余校验(CRC)码是数据通信中广泛应用的一种差错检测码。在介绍CRC原理的基础上,以常见的CRC-16为例,用VerilogHDL硬件描述语言设计该算法。利用Altera公司的EDA开发工具软件QuartusII6.0,给出仿真波形图以及可以共享的模块,该模块既是CRC码生成器,又是待校验数据的校验器。仿真结果表明,这是一种实现CRC算法的有效方法,其工作频率可达到420.17MHz。

摘要：数据收转发是指数据的接收和发送。在接收数据时要进行两次握手信号,第一次握手信号确定网络是否忙,网络空闲时发出第二个握手信号告之端口开始传输数据,网络忙则发出暂停接收信号。在发送数据时,也要进行两次握手信号,第一次握手信号确定网络是否忙,网络空闲时发出第二个握手信号告之端口开始输出数据。当要向本端口发送数据时,首先要发出一个握手信号,如果此时空闲才接收,如果忙则告诉对方暂停接收,同时告诉协议转换部分接收数据。

摘要：研究了重 2自结尾序列及重 2组合自结尾序列的交织变换特性 ,并引入交织器的倍距变换概念 .通过理论分析和仿真得出 :s交织器中的 s值对于重 2自结尾序列产生的低码重分布的影响并不明显 ,生成多项式的周期对交织器的低倍距变换有着明显的影响 .2重重 2自结尾序列对低码重分布的低端没有重 2自结尾序列的影响大 ,但随着码重的增加 ,码字数目的增加远大于重 2自结尾序列产生的码字数目 ,因此 ,它对低码重分布的中段有着很大影响 .这些结论有助于 Turbo码中编码器的设计、交织器的设计以及码重分布特性的分析 .

摘要：本文首先介绍了多媒体通讯中ＣＲＣ码的基本概念、一般的设计思想以及生成多项式的选择。在此基础上提出了适用于多媒体通讯系统的ＣＲＣ快速算法，并以Ｈ．３２４可视会议电话系统中用到的ＣＲＣ为例，给出了详细的算法实现和计算结果。

摘要：本文从循环码(CRC code)的特点出发,讨论了循环码的编码方法,并以(7,4)循环码为例分析了其编码过程,给出了编码原理方框图,并且用VHDL语言加以实现,并分析了在FPGA下的循环码的特性。