摘要：为了解决包含大量非分层介质的随机行走电容提取算法预处理时间过长的问题,提出一种优化算法.本文算法一共有2步:首先基于八分块立方体即时采样技术,提出处理复杂非分层介质的等效介电常数计算方法;然后基于网格的空间管理技术,减少随机行走电容提取的预处理时间.针对不同的电容提取应用场景,还提供了选择不同非分层介质空间管理策略的建议.在多个来自集成电路设计版图的互连结构上的实验结果表明,所提算法在保证电容提取精度与随机行走运行效率的同时,显著地加快了非分层介质空间管理构造以及随机行走算法的预处理时间;在含有超过70万非分层介质的测例上,与现有算法相比,该算法使非分层介质的空间管理构造时间最多加速420倍,并使整个预处理时间从114s减少到30s.

摘要：为了解决悬浮随机行走算法在处理超过十万级别的大规模线网电容提取任务时耗时过长的问题,提出一种适用于悬浮随机行走电容提取算法中的快速虚拟高斯面构造技术.首先对已有的虚拟高斯面采样方法进行时间复杂度分析,并在其基础上发现影响效率的计算瓶颈——导体块之间的距离计算和高斯面相交关系计算;然后提出采用空间管理代替多线程并行加速的方法,利用网格的空间管理优化大线网的虚拟高斯面构造过程,从而显著减少构造的时间,极大地加快了大规模线网的高斯面构造.在一台32核服务器上的数值实验结果表明,在一个包含约100万块导体块的大规模测例上的高斯面构造过程中,该方法获得高达372×的加速比,远远优于多线程并行的效果.

摘要：为加速悬浮随机行走预刻画,利用了多介质格林函数本身的对称性,通过增加虚拟齐次纽曼边界,将有限差分空间离散区域缩减至原本的1/4,从而显著减小了差分矩阵的规模,加速了多介质格林函数表的生成.一般多介质格林函数表的对称性在理论上得到了证明.所提出的数值计算方法基于C++编程实现,其效率和正确性在一台32核服务器上通过数值实验得到了验证.实验结果表明,文中快速生成方法在达到超过8倍加速比的同时,取得了与原始有限差分方法结果完全一致的多介质格林函数表,显著减少了悬浮随机行走电容提取方法预处理的时间.

摘要：分析了基于边界元法(BEM)的分段线性电介质区域中任意导体结构寄生电容参数提取的一些关键问题和技术,采用面向对象设计的方法对该算法进行了设计和C++实现。采用该算法计算和分析了几个导体系统的寄生电容矩阵,并将结果与相关三维寄生电容分析软件进行了比较,结果表明该算法具有很好的精度。

摘要：论文提出了一个超大规模集成电路(VLSI)片上三维互连线寄生电容精确提取流程模型。文中研究了该提取流程中计算区域的自动划分问题,并对该流程各个模块进行了设计。

摘要：微带线中电场的仿真及其相关电参数的计算在微带线的设计与制造过程中有着极为重要的意义与价值。根据给出的微带线电容参数提取的有限元仿真流程,实现了微带线中二维电场电位分布的有限元计算,并对其进行了可视化仿真,在电场求解过程中将一阶渐进边界条件与磁壁条件相结合简化了计算。最后给出了电容参数的数值计算结果。

摘要：通过保角变换严格推导了计入交叠电场贡献的有用电容元的解析表达式,在此基础上提出的互连线二维解析模型能够在一定的连线截面几何参数范围内取得精确的提取结果.实验证明,对于双线系统和多线系统,文中推导的解析模型的提取误差的均方值分别小于2%和7%,均优于对比文献的提取精度.作为一种有竞争力的电容提取方法,该解析模型能够应用于互连线分析设计工具软件之中.

摘要：精确提取三维芯片中硅通孔(Through Silicon Via,TSV)电容在三维芯片设计中至关重要.使用后钻孔工艺(Via-last technology)制造的TSV将贯穿导体层,使得TSV和互连线之间的耦合电容需要精确建模.文中提出的解析公式方法可以快速提取圆柱形TSV与互连线间的二维耦合电容.对于较短的互连线,文中采用基于最小二乘拟合得到的解析公式,而对于较长的互连线,使用基于电场模拟得到的解析公式.数值实验表明和商业软件Raphael相比,文中方法可以在结果误差不超过9.1%的情况下获得至少三千倍的加速.

摘要：随着超大规模集成电路制造技术的不断进步,互连线寄生电容已经成为超大规模集成电路延时和噪声的主要来源。提出并实现了一种基于电荷测量技术的互连寄生电容测试结构。利用这种结构可研究互连线和相关介质的几何尺寸变化,并可反馈应用到器件的可制造性设计和工艺模型的建立中去。

摘要：微带线各种参数的计算在其设计和制造过程中具有极为重要的意义和价值。本文给出了微带线参数计算的有限差分法的仿真流程,实现了密封微带线中二维电位分布的有限差分计算,并得到了可视化结果。最后给出了电容、特性阻抗及行波速度的数值计算结果。