摘要：为实现门级电路可靠性的快速评估,提出一种融合哈希编码和分块策略的双自编码器电路可靠性评估方法.首先分析并提取与门级电路可靠性相关的主要特征,构建面向电路可靠性评估的特征数据集;然后针对电路输入向量不定长、量纲不同等难点,提出一种融合CRC20哈希算法和分块策略的电路输入向量特征标准化方法;再采用不同激活函数的栈式自编码器学习数据不同特征,建立双自编码器模型.在74系列、ISCAS85和EPFL等不同规模电路上的实验结果表明,在不同网络层数情况下,哈希融合分块策略的预测性能可以提升1.79%~8.29%,而双自编码器模型相较于基准模型的预测性能可以提升21.10%~47.08%.

摘要：文章分析了集成电路内缺陷成团机理及其对集成电路成品率的影响 ,应用集成电路成品率预计模型 ,分析了FPGA内缺陷成团对片内冗余容错电路可靠性的影响 ,据此提出了缺陷成团时提高FPGA片内冗余容错电路可靠性的策略 ,建立了相应的可靠性分析模型 ,给出了FPGA片内冗余容错电路布局的一些指导原则。

摘要：本文主要从判断电路参数设计的合理性及电子镇流器与灯管的匹配性两个方面探讨提高节能灯的寿命可靠性问题,与此同时还涉及了灯功率的计算公式和晶体管参数的选择原则。

摘要：本文主要论述集成电路加速寿命测试理论方法和IC常见失效模式。加速寿命测试包括定性高加速寿命HALT测试技术和定量加速寿命测试Arrheniusmodel等,该测试技术主要应用于IC设计前端识别失效模式和IC设计定型阶段估算IC正常使用条件下的寿命信息,及时有效的评估IC设计平均寿命;在电子产品制造系统中,常常有两种失效模式:ESD静电损伤和LATCH-UP失效现象,对以上可靠性指标和理论作简要的论述。

摘要：基于CPLD设计了一种串行数据控制的导弹指令信号产生电路,介绍了电路的实现原理,重点研究了电路的可靠性问题。通过附加D触发器和改变触发时钟消除了电路中的竞争干扰;通过非有效数据剔除、起始位确认、波特率防抖等措施消除了串行数据中的干扰和误码;引入大环路反馈电路,以计数器的可靠归零控制复位信号的释放,实现了电路的可靠复位;引入有效脉冲确认电路,消除了信号边沿的窄脉冲干扰,并实现了脉冲宽度的量化。实践表明,这些措施有效消除了电路及串行接收数据中的干扰,从而在检测系统中实现了稳定、可靠的导弹指令信号激励。

摘要：可靠性的定义是系统或元器件在规定的条件下和规定的时间内，完成规定功能的能力。从集成电路的诞生开始，可靠性的研究测试就成为IC设计、制程研究开发和产品生产中的一个重要部分。

摘要：为缓解因电荷共享引起的多节点翻转现象,提出了一种低功耗高可靠性的多节点翻转自恢复锁存器QNULH。QNULH锁存器包括4个反馈模块,每个模块充分利用C单元的反馈锁存数据,锁存器节点通过不同的排列组合叠加模块冗余,同时使用时钟钟控和快速通路技术,实现锁存器的低功耗高可靠性辐射加固。仿真实验结果表明,与最新的四节点翻转自恢复锁存器QNURL相比,QNULH锁存器的功耗、延迟、功耗延迟积分别降低了82.22%,1.53%,92.92%,对工艺、电源电压、温度的波动均较稳定,有较好的可靠性。

摘要：为方便设计人员验证电子电路的可靠性,设计了基于Qt的Verilog故障注入工具。该工具通过语法语义分析器解析Verilog源文件,获得代码中全部故障注入点;采用故障注入管理器获取用户故障注入参数并传递给底层函数,实现对Verilog工程的故障注入。实验结果表明,该故障注入工具能够根据用户指令对Verilog工程进行故障注入,对电路的容错机制进行可靠分析和评价,对电子电路的容错方案设计有很大帮助。

摘要：存储测试仪是火炮发射过程中动态参数测试的首选装置,在使用中往往面临恶劣的测试环境,其可靠性是影响测试结果的关键因素之一。通过分析恶劣环境因子对存储测试仪输出的影响,分别从电路模块、电池和防护壳体几个主要部件进行失效模式分析,并针对性地提出了提高其可靠性的有效方法,详细说明了真空灌封的工艺流程,对存储测试仪的可靠性设计有一定的价值。

摘要：针对特大规模组合电路和全扫描设计电路提出了一种高速测试生成方法。该方法采用有限回溯测试模式产生方法生成测试码，采用ｎ（机器字长）个测试码并行的单故障传播方法模拟验证测试覆盖。测试生成与故障模拟为ｎ对１紧耦合集成方式。该方法运行１０个Ｂｅｎｃｈｍａｒｋ电路，取得了低测试长度、高故障覆盖、高效率的良好效果。