摘要：在集成电路设计技术已进入第四代的今天，一个电子系统或分系统可以完全集成在一个芯片之上，即系统芯片(SOC)集成。随着设计规模增大、电路性能的提高和设计的复杂度大大增加，相应地，对设计方法学提出了更高的要求。

摘要：高速PCB布线要求电路设计工程师和布线设计工程师之间的紧密配合,尤其是器件和接线的位置选择。需要考虑的问题包括旁路电源,减小寄生效应,采用接地平面,以及布线和屏蔽。本文主要从实用的角度来探讨高速电路的布线问题,帮助工程师提高电路实现的性能、缩短设计时间、节省修改时间。

摘要：印制板的设计是制作电子产品的重要一环，随着电子技术的飞速发展，PCB的密度越来越高，PCB设计的好坏对抗干扰能力影响很大。如果设计不合理会产生电磁干扰，使电路性能受到影响，甚至无法正常工作。

摘要：论述了电路参数设计的基本原理,提出了在PSpice9软件上以容差分析为基础的电路参数中心值的设计方案。详细阐述了蒙特卡罗分析法、合格率的估算法及统计重心搜索法,对以蒙特卡罗分析为基础的电路合格率的统计及元件参数中心值的设计进行了研究。考虑到实际元件的容差分布对电路性能的影响,以OTL电路为例分析实现了电路性能指标满足约束条件下以合格率最大为目标的元件参数值的设计,证明了该方案的可行性。同时获得电路性能指标的统计特性及生产合格率的预测数据,对指导实际生产具有理论价值。

摘要：作者根据地下管道探测仪原理 ,设计研制出无损探测的新型地下管道勘测仪。本文就这种探测仪的发射机工作原理进行了详细叙述 。

摘要：在放大电路设计中，由于结构或元器件的不同，即使在设计上完全一样的电路，也有可能由于元器件特性的不同造成电路性能的变化。为了保证质量及性能参数的一致性，测试环节不可或缺。

摘要：0301789Viterbi 译码器的硬件实现[刊]/汪晓岩//微电子学.—2002,32(4).—297～301(D)介绍了一种 Viterbi 译码器的硬件实现方法。设计的基于硬判决的 Viterbi 译码器具有约束长度长(9)、译码深度深(64)的特点。为了兼顾硬件资源与电路性能两个方面,在设计中使用了4个 ACS 单元,并根据 Xilinx Virtex 系列 FPGA 的结构特点。利用 FPGA内部的 BlockRAM 保存汉明距离和幸存路径,提出了译码速度。

摘要：介绍基于单片机控制的智能以太网交换机的研制过程,包括硬件电路、单片机软件和 P C 的管理程序。用户通过 P C 的管理程序或 P C 的超级终端,可实现对网络交换机的配置和管理。

摘要：高精度应用需要精心设计的低噪声模拟前端来获得最佳信噪比（SNR），这就要求采用明智的方法来选择ADC以全面准确地捕捉传感器信号。还要选用驱动运算放大器和基准电压源等支持器件来优化电路性能。

摘要：对电子系统接地的目的、种类和方法做了较全面的介绍 ,对接地方法的不同对电子电路性能的影响进行了分析。